[问答]

在设计中实例化的DDR3内存控制器或内存控制器生成的设计生成的设计，得到错误如何解决

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我正在使用Vivado 2014.4开发带有PCIe和DDR3L接口的定制Kintex7（XC7K325T-2FFG900）。当我尝试使用比特流对FPGA进行编程时，例如使用我的设计中实例化的DDR3内存控制器或内存控制器生成的设计生成的设计，我得到此错误“启动状态结束：低。在我的设计或PCIe中只有PCIe内核的其他比特流示例设计已成功配置。分享我的一些观察， - 配置过程中电压似乎稳定 - CCLK频率为3 MHz - 访问BPI闪存（spansion 2Gb）时会出现同样的问题 - 附加状态寄存器有关该问题的任何信息都会有很大帮助。 config status.txt 3 KB 0
2020-6-9 15:48:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报王东相关推荐 • 请问IO核心生成的内存控制器是否可以单独控制？ 1536 • 如何为MIG生成的内存控制器选择系统时钟？ 803 • 一起使用DDR3控制器和IDELAYE2时发生错误的原因? 2677 • 如何去实现高速DDR3存储器控制器？ 1354 • 怎么设计生成带有MIG3.2的DDR3控制器？ 1214 • DDR3存储器接口控制器是什么？有什么优势？ 1530 • 可以使用mig生成ddr控制器吗？ 961 • 如何用中档FPGA实现高速DDR3存储器控制器？ 2926 • ZC706中的PL DDR控制器的init完成信号没有被断言 2230 • 请问内存控制器/ ddr（1 2或3）连续带宽有多大？ 1864 1个回答

答案对人有帮助，有参考价值 0 喜@ jach 看看下面的regs，你可以看到INIT_B外部低但内部高。这表明INIT_B被外部源驱动为低电平。或者你用4.7K电阻上拉它？这可能是配置失败的原因。 REGISTER.CONFIG_STATUS.BIT11_INIT_B_INTERNAL_SIGNAL_STATUS string true 1REGISTER.CONFIG_STATUS.BIT12_INIT_B_PIN string true 0 谢谢，鲍里斯 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- -------------------

2020-6-9 16:00:39 评论举报陈萌