完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好。
我最近第一次对待Vivado。我想使用DDR3内存和IDELAYE2。 该设备是Kintex-7。 当我一起使用DDR3控制器和IDELAYE2时发生错误,并且无法形成位文件。当我丢失IDELAYE2时,我可以生成位文件。我认为IDELAYCTRL的实现有问题。但是,我不明白我应该如何调查它 我该如何找到原因? 我附上了vdi文件。 此致 iodelay.vdi 45 KB |
|
相关推荐
6个回答
|
|
|
|
|
|
你好@ mac004
看起来你正试图将IODELAY放在与MIG相同的IO库中,从而产生冲突。 将以下约束放在XDC中并重新运行设计 set_property IODELAY_GROUPMIG_DDR3_AXI4_IODELAY_MIG0 [get_cells] 要打开合成设计并搜索已实例化的IODELAY实例并获取分层名称。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
|
|
|
|
|
|
|
|
你好@ mac004
新错误(下面复制)是路径故障,与原始分组错误不同。 请为此错误打开一个新主题。 如果从顶层XDC覆盖MIG引脚排列,则可以看到以下错误。 如果要更改MIG引脚排列,则需要重新自定义并重新生成MIG IP以获得新的引脚排列。 错误:[DRC RTSTAT-1]未布线的网络:1个网络未布线。 问题总线和/或网络是DDR0 / C0 / u_mig_DDR3_AXI4_mig / u_memc_ui_top_axi / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / gen_dqs_iobuf_HP.gen_dqs_iobuf [0] .gen_dqs_diff.u_iobuf_dqs / o。 请在解决原始DRC问题时通过标记答案来关闭此主题。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2180 浏览 7 评论
2618 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2213 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
453浏览 1评论
1541浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2186浏览 0评论
516浏览 0评论
1659浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-15 13:26 , Processed in 1.374321 second(s), Total 89, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号