完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用Spratan 6 XC6LX75制作电路板。 它使用JTAG作为配置端口。 我不知道为什么它不起作用。 JTAG端口连接在附加文件中。 上拉电压为VCCAUX（2.5V）。 上拉电阻为4.7K欧姆。 还有一些其他专用引脚，例如PROGRAM_B_2，DONE_2，SUSPEND，CMPCS_B_2， VBATT，VFS和RFUSE ..等等？ PROGRAM_B_2：浮动 DONE_2：通过200欧姆连接到GND SUSPEND：连接到GND CMPCS_B_2：浮动 VBATT：连接到GND VFS：连接到GND RFUSE：连接到GND 彼得昌 
0
|
|
相关推荐
6个回答
|
|
|
@ peterchang0708为什么program_b浮动？
它不应该浮动。 请检查SP605原理图的参考 http://www.xilinx.com/support/documentation/boards_and_kits/xtp067_sp605_schematics.pdf -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
通常，必须将Program_B拉高以确保它没有复位（因为这是全芯片复位信号）。
检查SP605评估套件原理图，以检查Program_b终止的更多指导。 还要检查JTAG ISP检查表以进一步检查JTAG链-http：//www.xilinx.com/support/documentation/application_notes/xapp104.pdf 另请注意，TCK信号完整性对于确保JTAG良好非常重要。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨Pratham，
谢谢你的建议。 我有参考。 你能查一下附件吗？ 它也使PROGRAM_B_2保持浮动状态。 在ug385.pdf中，sp6包装和引脚分布， 它显示PROGRAM_B_2在浮动时将具有弱上拉。 有点困惑。 彼得昌 |
|
|
|
|
|
嗨Anirudh，
谢谢你的评论。 经过多次尝试，我现在很难配置我的FPGA。 仍在尝试。 它似乎与我的USB终端端口有冲突。 我们有一个8051 用于命令输入的USB终端到PC。 USB终端正在使用USB端口 至-RS232至8051.然后8051具有到FPGA的SPI端口。 换句话说，它可能不会 是FPGA硬件的问题。 我仍然不知道为什么两者都有冲突。 他们使用 不同的港口。 有点奇怪。 彼得昌 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1313浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1804
评论
淘帖
885
