完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我正在使用Kintex Ultrascale（XCKU095）设备进行视频相关设计。 我必须有16个LVDS输出链路（每个链路为5个通道宽，即1个时钟通道和4个数据通道）。 我有两个问题 1.我计划在一个IO组中放置4个LVDS输出链路（4x4 LVDS数据通道和4个时钟通道）。 每个IO bank是否都有16个OSERDES块来实现此功能。 2.我可以在非GCIO引脚上路由输出时钟吗？ 谢谢 Sujith 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
听起来像Camera Link ......
这两个问题的答案都是肯定的。 每个IO有足够的OSERDES可以有一个，时钟输出可以作为标准（非时钟）IO。 当使用像LVDS这样的差分I / O时，实际上有两个OSERDES可用，因为您使用的是两个引脚的资源。 因此，您可以使用主/从OSERDES获得更长的序列化字。 - Gabor |
|
|
|
|
|
非常感谢Gabor
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
808
评论
淘帖
4173
