完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好
我有一个专为virtex 2 pro设计的edf网表。 但是现在我正在研究kintex 7.我有什么方法可以使用网表进行kintex 7 ?? 请帮帮我.. 谢谢 Karthik R. 
0
|
|
相关推荐
10个回答
|
|
|
你好@ xlkarthik
Kintex-7 EDIF应该没问题。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
嗨@ xlkarthik，如果两个设备中的原语兼容，那么只能将一个设备的网表用于另一个设备。
但在你的情况下，我认为它们不兼容。 不过，您可以尝试使用小型示例设计进行检查。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
@xlkarthik不可能。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
谢谢你的回复
我们正在尝试重新生成网表，但它只能用于kintex 7 fpga。 但我的目标板是Zynq 7z045。 如果我有一个针对kintex 7的edf网表，我可以将它用于7z045设备吗？ @ Pratham的@ nupurs |
|
|
|
|
|
你好@ xlkarthik
Kintex-7 EDIF应该没问题。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨@ xlkarthik，
我在一个示例项目中检查了我的结果，是的，zynq 7045可以使用kintex 7 edif文件。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
非常感谢@nupurs
|
|
|
|
|
|
非常感谢@vemuad
|
|
|
|
|
|
@xlkarthik它应该工作，因为zynq高端设备（30,35,45,100）有kintex作为他们的PL和低端设备（10,15,20）有Artix作为他们的PL。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
809
评论
淘帖
1746
