完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨大家，
我计划在Kintex Ultrascale设备中使用IDELAYE3。 1. IDELAYE3的每抽头延迟值范围为2.5ps至15ps，跨PVT和速度等级。数据表中不清楚有多少变化是由于实际的PVT变化以及多少是 对于速度等级（-1，-2，-3）的变化。 我刚刚建立了一个简单的IOBUF设计 - > IDELAYE3 - > ISERDES 目的是检查延迟变化并对各种TAP值（CNTVALUEIN [8：0]）设置执行静态时序分析。为此我尝试了 set_case_analysis report_timing -from IOPIN-to SERDES / D. 但是，案例分析似乎没有生效，我通过IDELAYE3得到一个延迟值。 问候， - Saju 
0
|
|
相关推荐
4个回答
|
|
|
请查看这些ARshttp：//www.xilinx.com/support/answers/64743.htmlhttp：//www.xilinx.com/support/answers/60802.htmlhttp：//www.xilinx.com/support/answers/64198。
html检查这些帖子以及：https：//forums.xilinx.com/t5/Timing-Analysis/Hold-violation-in-ISERDES/td-p/715121https：//forums.xilinx.com/t5/Implementation/Ultrascale-migration- 问题-IDELAY-和IDELAYCTRL / TD-p / 713580 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
谢谢Balkrishnan。
我已经看到了AR的大部分链接和你发送的笔记。 我可能错过了它，但是，我之前提出的具体问题，似乎没有在这些文件中得到解答。 你能指点我 - 到任何特定地点 - 这些Qs的答案吗？ 问候， - Saju |
|
|
|
|
|
HI @ saju您是否尝试使用set_case_analysis命令增加TAP值？如果是这样。
这是不能完成的。你只能指定输入是1，0，上升还是下降。请参阅UG835的第1295页，了解有关set_case_analysis用法的更多信息。它最常用于为选择引脚分配值。 CLOCK BUFGMUX使得只有一个输入时钟由您选择用于分析的选择引脚值确定，将通过BUFGMUX传播。检查延迟变化：您可以分配固定延迟并检查设置和保持分析报告中的延迟值（ 这通常分别发生在慢速和快速的过程角落）。 使用IDELAYCTRL可以减轻PVT变化的影响.IDELAYCTRL模块与专用BITSLICE逻辑一起，连续校准在其区域中以TIME模式配置的各个延迟线到其编程值，以减少过程，电压，温度的影响（PVT） ） 变化。 ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
|
|
嗨巴拉斯，
我的意图是进行“假设”静态时序分析（STA）。 我知道这种方法在实际设计中不起作用。 为此，我试着做一个set_case_analysis 1 | 0 IDELAYE3_inst / 我已经有了寄存器，可以将设计中的这些引脚驱动到任何所需的值。 2.我观察到的是，响应set_case_analysis设置，IDELAYE3的延迟不会改变。 这是预期的行为吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1421浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6065
评论
淘帖
4404
