完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用Kintex Ultrascale（XCKU095）器件进行视频相关设计，输出LVDS链路需要7：1的比例。 但是，我发现OSERDESE3在SDR中仅支持4：1，在DDR模式下仅支持8：1。 您是否有任何示例可以在7：1的视频LVDS数据格式中使用它们。 还有另一个宏支持吗？ Ultrascale设备似乎不支持Kintex 7和xapp085中的OSERDESE2宏，后者支持参数化序列化速率 谢谢 Sujith 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
检查此线程，讨论相同的内容
https://forums.xilinx.com/t5/UltraScale-Architecture/Camera-link-interface-in-UltraScale/td-p/692938 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
嗨，
谢谢你的快速回复！ 我检查了这个帖子并阅读了应用笔记xapp585。 xapp585解释了在实现SERDES接收器时如何使用4to7变速箱。 对于SERDES变送器，他们使用7to14变速箱和级联模式下的OSERDES。 级联模式在超级设备中不可用。 在我的情况下（7：1 SERDES变送器）我需要一个7to8变速箱，因为Ultrascale OSERDESE3仅支持8：1变速箱。 还有其他应用笔记涉及此类应用程序吗？ 谢谢你的帮助。 问候， 斯特凡 |
|
|
|
|
|
我在同一点上，我需要与OSERDESE3的7：1序列化比率来驱动带有Ultrascale fpga器件的LCD。
有人可以帮忙吗？ 每个像素在4个7位通道上扩展，如下面的lcd数据输入图像所示。 我想实现一个4像素的聚合，可以用7 4：1比例序列化的序列进行序列化。 见下图。 也许有更简单的解决方案，这就是我需要一些线索的地方。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4195
评论
淘帖
5999
