完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我一直在使用精简版的AXI接口，但我需要使用突发模式来加快传输速度。
我不太了解如何更改界面，有人可以告诉我如何在Vivado中更改我的IP以使用突发模式吗？ 非常感激 
0
|
|
相关推荐
5个回答
|
|
|
谢谢你的回复。
我不确定第17页的信息应该如何帮助我知道该怎么做。 我理解这些是相应频道的信号，但我在哪里设置需要设置的频道？ 使用“完整”模式而不是“精简”模式，我是否正常制作IP？ 谢谢 |
|
|
|
|
|
也许我应该问更多的问题：当你说你一直在使用axi-lite时，你究竟是什么意思？
你有一个实现axi-lite的奴隶IP，或者你正在使用一个实现axi-lite的外围设备？ 更多的上下文会有所帮助。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
我有一个使用AXI lite设置创建的从属IP，我包含Zynq处理器并运行块自动化和连接自动化，我认为它们被称为。
然后我在IP打包器中编辑IP只是在指定区域或新文件中添加内容，我从未触及它说不要编辑的AXI代码。 这是你需要的背景吗？ 对不起，我对这个东西比较新。 我刚刚参加了一个可重构的计算课程，这些是我们使用的工具，我的教授让我弄清楚如何使用突发模式加快速度。 谢谢 |
|
|
|
|
|
你肯定需要将你的奴隶从精简到完全，但我不确定这是否足够。
我不记得生成的ip代码究竟支持哪种突发支持，我不确定这种支持是如何暴露给用户逻辑部分的。 您可能不得不更改生成的代码，因为支持突发比基本的简单从属更加复杂。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
780浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1828
评论
淘帖
1093
