完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
看起来他们在2013.3修复了它。
尽管如此,它仍然在2013年被淘汰。 这可以防止SW人员制作FSBL。 因此他们的SDK项目几乎是DOA.Reproduce像这样:Vivado:新项目...新的块设计抛出Zynq添加AXI互连 Zynq Master - >互连的主机端口上的互连从机使外部在Zynq AXI时钟上创建端口将(现在)外部AXI时钟分配给外部互连主机端口 地址编辑器,为外部端口分配一个地址 在块设计上生成输出产品并制作包装...... 导出到SDK。 2013年不会导出地址。 地址将于2013年出口 2013.2需要一个补丁。 你们是要修理这个工具还是我们不买新版本的Vivado.Thanksjer 以上来自于谷歌翻译 以下为原文 Looks like they fixed it in 2013.3. It's definitely busted in 2013.2 though. This prevents the SW folks from making a FSBL. Thus them SDK project is pretty much DOA. Reproduce like this: Vivado: New Project... New Block Design Throw down a Zynq Add an AXI Interconnect Zynq Master -> Interconnect Slave Make External on the master port of the interconnect Create Port on the Zynq AXI Clock Assign the (now) external AXI Clock to the external interconnect master port Address editor, assign an addr to the external port Generate Output Products and Make Wrapper... on the block design... Export to SDK. No Address will be exported in 2013.2. Address will be exported in 2013.3 2013.2 Needs a patch. Are you guys going to fix this tool or are we stuck buying a new version of Vivado. Thanks jer |
|
相关推荐
2个回答
|
|
嗨,
我们已经看到,当从IP在IPI块之外时,地址映射不会导出到SDK。 正如您所指出的,XML文件中缺少从属地址。 您也可以使用AR提供的设计文件重现此问题: http://www.xilinx.com/support/answers/56609.htm 已就此问题提交变更请求。 问候, 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, We have seen that when the slave IP is outside the IPI block, the address map is not exported to SDK. The slave address is missing in the XML file as you have pointed out. You may also reproduce this issue with the design file provided with AR: http://www.xilinx.com/support/answers/56609.htm A change request has already been filed on this issue. Regards, View solution in original post |
|
|
|
嗨,
我们已经看到,当从IP在IPI块之外时,地址映射不会导出到SDK。 正如您所指出的,XML文件中缺少从属地址。 您也可以使用AR提供的设计文件重现此问题: http://www.xilinx.com/support/answers/56609.htm 已就此问题提交变更请求。 问候, 以上来自于谷歌翻译 以下为原文 Hi, We have seen that when the slave IP is outside the IPI block, the address map is not exported to SDK. The slave address is missing in the XML file as you have pointed out. You may also reproduce this issue with the design file provided with AR: http://www.xilinx.com/support/answers/56609.htm A change request has already been filed on this issue. Regards, |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 06:52 , Processed in 1.213703 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号