完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
我正在使用vivado 2014.4制作zc702板，我想使用axi lite ipif ip。 首先我不能把它称为IP，因为Vivado找不到它，所以我直接使用vhdl文件到我的项目中。 问题是我需要这样称呼： library axi_lite_ipif_v3_0; 使用axi_lite_ipif_v3_0.ipif_pkg.all; 最后我得到以下错误： [Synth 8-4169] use子句中的错误：库'axi_lite_ipif_v3_0'中找不到包'ipif_pkg'[“D：/Projets/LP_last_opt/VHDL/LP_system/LP_system.srcs/sources_1/imports/ipic_interface/ipic_interface.vhd”： 67] 哪里不对？ 这个库确实存在于我的计算机中。 
0
|
|
相关推荐
5个回答
|
|
|
解决方案是选择我在图书馆选项卡中手动添加到项目中的ipif_pkg.vhd进入源窗口。
然后选择“设置库”并写入axi_lite_ipif_v3_0。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你好
该IP在IP和AXI之间提供标准化的从属接口。 你能详细说明你面临的问题吗？ 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
你好
我的问题是：当我使用axi4固定突发连接vivado中的FIFO时，可以选择axi4信号作为FIFO读/写使能信号。 在XPS中，IPIF在用户逻辑中给出了这些信号。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1141浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3149
评论
淘帖
6559
