完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我观看了一些教程视频，但它们似乎都只涵盖了AXI-lite界面。
我一直在使用它，它对我的目的来说非常慢，我想使用“完整”模式，据说可以使burt传输最多256个单词。 我试图在Vivado中单步创建一个IP向导并选择完整模式，但我没有看到任何似乎设置突发模式的设置。 创建IP时，非精简模式是不可能的吗？ 我在文档中注意到有一些预制的IP称为AXI Interconnect，它似乎稍微有点相关，但它没有提供创建自己的IP并添加到程序框图时提供的自动化。 有人可以指出我正确的方向使用完整模式而不是精简版？ 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
请查看ug1118的第33页。
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug1118-vivado-creating-packaging-custom-ip.pdf 我在“接口类型”字段下找到“FULL”选项。 请查看下面的快照。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
是的，我知道这个设置，但是当我使用它时，我看不到它是如何使用突发模式的。
我没有看到任何让我相信它使用突发设置的设置。 我也一直在查看该手册，但尚未找到明确的答案。 您是否明确知道如何启用此突发模式，据称允许传输最多256个字？ 谢谢 |
|
|
|
|
|
实际上我一直在看这本手册：http：//www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/latest/ug1037-vivado-axi-reference-guide.pdf你发布的那个很不一样？
它最初看起来不像。 谢谢 |
|
|
|
|
|
检查AWBURST和AWSIZE的描述以进一步了解。
当您通过编辑IP打包它时，您可以在“端口和接口”阶段找到这些端口。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
>>我不知道它是如何使用突发模式的。一个axi slave只能通过实现完整的axi协议使突发模式成为可能，但它不能强制它被使用。
突发事务由主机生成。 你需要说服主人生成它们。 一种方法是使用某种类型的DMA控制器，Zynq PS侧的内置DMA控制器或任何基于PL的主控制器。 这可能变得复杂。 我听说如果使用memcpy（而不是单独写入），ARM处理器可以生成突发事务，但我自己没有验证过。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
765浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
379浏览 1评论
1972浏览 0评论
689浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1087
评论
淘帖
1823
