完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果你告诉我们问题是什么,它会有所帮助......
使用流时存在一些限制。 显然,您必须按顺序访问流元素 - 流不能进行随机访问。 您必须完全读取每个元素一次,或者只读一次每个元素 - 这必须在一个位置完成(即您不能将不同的模块写入一个流)。 如果你使用hls_stream标头(和hls :: stream类),你会发现那些有助于强制执行限制。 如果您正在使用视频流,Xilinx视频模块需要在接口上使用TUSER和TLAST。 要访问这些文件,您需要使用ap_axis和/或ap_axiu模板(有关详细信息,请参阅XAPP1167)。 当然,除此之外,您需要在顶级函数上使用pragma来告诉HLS使用AXI流。 有关信息,请参阅UG902。 |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 00:39 , Processed in 1.240762 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号