完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我对AXI互连有疑问，
1.我的AXI4 Masterwith数据宽度为32位。 我有64位数据宽度的AXI3从器件。互连如何工作？ 2.如果我有64位的PL AXI3 Master，我想连接到PS AXI3端口。 互连如何工作？ 3.数据增大是否是AXI互连的一部分？ 以上来自于谷歌翻译 以下为原文 I have doubts on AXI Interconnect, 1. I have AXI4 Master with data width of 32 bits. I have AXI3 slave with 64 bit data width. How does the interconnect works here?? 2. If i have PL AXI3 Master with 64 bits and i want to connect to PS AXI3 Ports. How does the interconnect works here?? 3. Does data upsizing is a part of AXI interconnect??? 
0
|
|
相关推荐
2个回答
|
|
|
我对AXI互连有疑问，
1.我的AXI4 Masterwith数据宽度为32位。 我有64位数据宽度的AXI3从器件。互连如何工作？ 2.如果我有64位的PL AXI3 Master，我想连接到PS AXI3端口。 互连如何工作？ 3.数据增大是否是AXI互连的一部分？ 4.我可以直接通过AXI互连将我的AXI3 Master PL自定义代码连接到PS HP端口吗？ 请一些身体帮助... 以上来自于谷歌翻译 以下为原文 I have doubts on AXI Interconnect, 1. I have AXI4 Master with data width of 32 bits. I have AXI3 slave with 64 bit data width. How does the interconnect works here?? 2. If i have PL AXI3 Master with 64 bits and i want to connect to PS AXI3 Ports. How does the interconnect works here?? 3. Does data upsizing is a part of AXI interconnect??? 4. Can i connect my AXI3 Master PL custom code to PS HP Ports directly with out AXI Interconnect??? Please some body help on this... |
|
|
|
|
|
1.是的，AXI互连包括协议转换器和数据宽度转换器。
您可以查看http://www.xilinx.com/support/documentation/ip_documentation/axi_interconnect/v2_1/pg059-axi-interconnect.pdf2的第5页。 您可以使用从属HP（S_AXI_HP）端口或从属GP端口（S_AXI_GP）3。 AXI Interconnect实现了数据宽度的扩大和缩小。 如果，如上所述，您寻求协议转换和数据宽度转换，那么我建议您使用AXI互连。 以上来自于谷歌翻译 以下为原文 1. Yes, the AXI interconnect includes both a protocol converter and a Data width converter. You can check page 5 of http://www.xilinx.com/support/documentation/ip_documentation/axi_interconnect/v2_1/pg059-axi-interconnect.pdf 2. You can use either a Slave HP (S_AXI_HP) port or a Slave GP port (S_AXI_GP) 3. AXI Interconnect achieves both upsizing and downsizing of data width. 4. If, as above, you seek a protocol conversion and data-width conversion, then I suggest you use AXI Interconnect. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1458
评论
淘帖
6686
