完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我们正在尝试将自定义IP连接到vivado的IP集成商中的可用IP。 但我们在综合设计时发现了一些问题。 请查看附带的截图以获取详细视图。 谢谢。 
0
|
|
相关推荐
8个回答
|
|
|
嗨Gopala，
请找到以下链接，这可能有助于解决您的疑问。 http://www.xilinx.com/support/documentation/application_notes/xapp1168-axi-ip-integrator.pdf http://www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/latest/ug1037-vivado-axi-reference-guide.pdf 谢谢， SP -------------------------------------------------- --------------------------------------------请将答案标记为 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子（左侧的星标）给予赞誉.------------------- ------------------------------- ------------------ ------------------------- |
|
|
|
|
|
Hello@gopala.medisetti，
您是否在Vivado的IP存储库中加载了自定义IP？ 您可以在项目设置 - > IP下共享存储库管理器的快照。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
@ gopala.medisetti，
您是否可以验证块设计并查看它是否成功通过而没有任何错误。 在Block Disgram中，右键单击并选择“验证设计” --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
Hi@gopala.medisetti，
你在这个项目中使用哪个vivado版本？ 是否可以登记Vivado 2015.3？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
@ gopala.medisetti，
当错误消息中的块包含层次结构边界时，我看到了一个类似的问题。 你能查看UG下面的第44页，看看你是否为axi_mem_intercon创建了分层边界。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_3/ug994-vivado-ip-subsystems.pdf 尝试删除设计中的层次边界。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
@ gopala.medisetti，
如果问题得到解决，请关闭此主题。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2165 浏览 7 评论
2608 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2080 浏览 9 评论
3152 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2197 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
429浏览 1评论
1527浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2180浏览 0评论
511浏览 0评论
1644浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2099
评论
淘帖
2994
