完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在ISE 14.7中 - 对于spartan 6 FPGA，在综合顶层模块设计时，会显示以下错误消息
“INTERNAL_ERROR：Xst：cmain.c：3423：1.29 - 流程将终止。有关此问题的技术支持，请在http://www.xilinx.com/support./-更改时打开此项目附带的WebCase 综合属性 - >保持层次结构 - >“软”。 但是使用默认属性，合成时没有任何错误消息。 谁能知道解决这个问题的解决方案？ 
0
|
|
相关推荐
6个回答
|
|
|
|
|
|
|
|
|
然后它是工具中的一个错误。
由于ISE处于维护模式，我们将无法纠正此错误。 因此，唯一的解决方法是将flatten_hierarchy设置为yes。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
嗨@ ramkumarsairam，
所以问题在于顶层模块。 是否可以共享顶级模块文件？ 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨arpansur，
对不起，我没有许可分享。 只有将层次结构更改为软或是，才会出现错误。 您能否通过更改层次结构列出错误的可能性？ 对于芯片内窥镜分析，我需要内部信号进行监控。 |
|
|
|
|
|
|
|
|
|
|
|
很高兴知道您的问题已得到解决。
因此，请根据其他用户的利益将您的回复标记为解决方案来关闭此主题。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1146浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1594
评论
淘帖
2227
