完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
@ABINSONOnly适用于Xilinx Fpga系列。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
|
感谢您的回答
这是我的理解 如果您只在源C代码中使用简单逻辑，则结果RTL可以在Design Compiler上合成。 我尝试在C上编写oneMatrix Multiplication并将来自vivado hls的RTL合成。 它很成功。 但是，如果你的C更复杂，RTL需要在FPGA上使用一些特定的单元/逻辑。 此RTL无法合成。 如果我的理解是错误的，请纠正我。 谢谢 |
|
|
|
|
|
据我所知，它主要是通用的Verilog / VHDL代码。
这包括RAM和DSP片; HLS只是在代码中放置数组或乘法符号，并让主合成工具用适当的等价物替换它们。 例外情况显然是Xilinx库中包含的内容，以及AXI接口（HLS只留下一个标签，告诉主要综合工具将AXI接口放在那里;这允许综合工具自定义接口）。 显然，如果你使用不同的器件，HLS资源使用估计可能完全错误，而且很可能Xilinx自己的综合工具在某种程度上针对HLS输出的（可怕的）Verilog / VHDL进行了优化。 据我所知，如果您为Xilinx设备构建此许可证，许可证将允许您使用Design Compiler。 如果您的目标是Altera设备，那么您就违反了许可协议。 |
|
|
|
|
|
您在安装软件时接受的许可协议特别禁止您将RTL用于Xilinx FGPA以外的任何其他设备。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1135浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2374
评论
淘帖
5260
