完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我采用的是vivado2014.2版本，使用的是下面这个代码例程。
在建立zedbord开发板例程过程中没有问题，也能通过在硬件上的测试。但是在建立基于KC705工程的时候vivado工具总是在运行system_project.tcl之后一段时间总是弹出out of memory 错误。但是改用vivado2013.4版本使用相应的hdl_2014_r1则不存在问题，请问vivado2014.2遇到的out of memory错误如何解决。 
0
|
|
相关推荐
3个回答
|
|
|
您好！建议您使用性能更强的计算机或服务器运行Vivado
|
|
|
|
|
|
我采用32G内存的工业电脑都不行，你的意思是Vivado需要多高端的配置啊？ |
|
|
|
|
|
这个问题建议转移到FPGA区来寻求答案, 谢谢. Space: FPGA Reference Designs | EngineerZone 另外也可以先参考下面的user guide ADI Reference Designs HDL User Guide [Analog Devices Wiki] |
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1323 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3938 浏览 2 评论
8606 浏览 1 评论
2921 浏览 1 评论
6724 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
726浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1048浏览 2评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3938浏览 2评论
976浏览 2评论
759浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4275
评论
淘帖
3322
