完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我使用vivado 2014.4使用JTAG到AXI Master进行调试设计。
当我运行实现时,系统有错误 [Drc 23-20]规则违规(RPBF-2)IO端口驱动逻辑 - 设备端口clk驱动逻辑和IO缓冲区,这是一种无效的拓扑。 [Vivado_Tcl 4-78]在DRC期间发现错误。 Opt_design没有运行。 如何解决这个问题。 谢谢大家 |
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
|
嗨@ nguyentruong,
是的,这就是出错的原因。 没有插入IO缓冲区。您可以打开IO缓冲区并重试吗? 谢谢,Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。 |
|
|
|
但是如果打开IO缓冲区,运行综合时设计将出现以下错误...
[Synth 8-3257]端口有非法连接。 此端口连接到输入缓冲区和其他组件。 [Synth 8-3087]错误:由于非法端口连接而失败 |
|
|
|
http://www.xilinx.com/support/answers/56354.htmlhttps://forums.xilinx.com/t5/Implementation/vivado-2014-1-error/td-p/567653
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2271 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2168 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2309 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
557浏览 1评论
1635浏览 1评论
128浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2282浏览 0评论
595浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-15 07:55 , Processed in 1.259338 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191