完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
你好社区
我有一个非常庞大的设计,它由一个大块组成,它被多次实例化。 在合成设计时,我正在获取下面的消息,以及9个类似的消息,即Common 17-223: [Common 17-223]无法读取消息文件E:/ Windows7 / Documents / Xilinx / Xilinx Data / Thesis_Programs / Combining_1 / Combining_1.runs / synth_1 / .Xil / Vivado-15480- / realtime / tmp / 1F002480.rtd.pb 。 请检查目录的权限和文件的存在。 奇怪的是,当我减少实例化的数量时,综合运行到完成。 是否有可能表明我为什么会收到这样的错误? 任何帮助表示赞赏 问候 |
|
相关推荐
1个回答
|
|
|
我只是偶然发现了这个错误。解决方案发布在这里:
https://forums.xilinx.com/t5/DSP-and-Video/System-Generation-error-when-generating-with-quot-Synthesized/td-p/681855 该错误是由项目路径和/或Xilinx安装路径中的空格引起的。 |
|
|
|
|
只有小组成员才能发言,加入小组>>
3138 浏览 7 评论
3433 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2895 浏览 9 评论
4094 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3079 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1355浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1193浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 00:09 , Processed in 0.447870 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
7077
