完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
3个回答
|
|
嗨,这是脉冲宽度违规。
这是因为过度限制了您的设计。 造成这种情况的主要原因是违反了组件切换限制。例如,FF的时钟输出为2 ns,如果您以1 ns的周期限制时钟(重新检查您的约束并参考数据表以使用正确的值。谢谢 佳日 在原帖中查看解决方案 |
|
|
|
请参阅有关时序收敛-1的帮助。
http://www.xilinx.com/training/vivado/vivado-timing-closure-techniques-physical-optimization.htm2。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug938-vivado-design-analysis-closure-tutorial.pdf -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
嗨,这是脉冲宽度违规。
这是因为过度限制了您的设计。 造成这种情况的主要原因是违反了组件切换限制。例如,FF的时钟输出为2 ns,如果您以1 ns的周期限制时钟(重新检查您的约束并参考数据表以使用正确的值。谢谢 佳日 |
|
|
|
只有小组成员才能发言,加入小组>>
2317 浏览 7 评论
2727 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2213 浏览 9 评论
3292 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2361 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
649浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
456浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
216浏览 1评论
664浏览 0评论
1857浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-27 06:37 , Processed in 1.099063 second(s), Total 51, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号