无法通过Vivado GUI在OOC模式下运行实现

嗨，
在通过批处理模式或命令运行实现时，我的tcl脚本正在执行以下操作：
##################################################
＃SET DESIGN VARIABLES ###########################################################
###### set DesignName“phif_top”set PartName“XC7V2000TFHG1761-2”link_design -name $ {DesignName} -part $ {PartName} -mode out_of_context
＃optimize netlist opt_design #Place Design place_design #rebuffer high fanout nets phys_opt_design write_checkpoint -force $ outputDir / post_place report_clock_utilization -file $ outputDir / post_place_clock_util.rpt report_utilization -file $ outputDir / post_place_util.rpt #runtry router，report actual utilization and timing，write
checkpoint design，run drc，write verilog和xdc out route_design write_checkpoint -force $ outputDir / post_route report_timing_summary -file $ outputDir / post_route_timing_summary.rpt report_timing -sort_by group -max_paths 100 -path_type summary -file $ outputDir / post_route_timing.rpt report_utilization -file $
outputDir / post_route_util.rpt report_power -file $ outputDir / post_route_power.rpt report_drc -file $ outputDir / post_imp_drc.rpt write_verilog -force $ outputDir / bft_impl_netlist.v write_xdc -no_fixed_only -force $ outputDir / bft_impl.xdc
##################################################
##############
在批处理模式下运行此脚本时，实现了设计的成功完成。
但是如果我在Vivado GUI中打开一个项目，将.edf和.xdc文件作为源文件包含到项目中并运行一个只有下面这些行的tcl脚本，这样设计就是OOC，然后在GUI中运行实现，然后我就是
面临很多错误：
##################################################
＃SET DESIGN VARIABLES ###########################################################
###### set DesignName“phif_top”set PartName“XC7V2000TFHG1761-2”link_design -name $ {DesignName} -part $ {PartName} -mode out_of_context
错误是例如：
[放置30-415]由于过度使用，IO放置失败。
此设计包含1336个I / O端口，而目标设备：7v2000t包：fhg1761，仅包含850个可用用户I / O.
目标器件有850个可用的I / O引脚，其中0个已被用户锁定的I / O占用。要纠正此问题：1。
确保您定位到正确的设备和包。
如有必要，请选择更大的设备或不同的包装。
检查设计的顶级端口，确保指定正确的端口数。
考虑设计更改以减少必要的I / O数量。
放置[30-68]实例IBUF_184（IBUF）未放置。
请让我知道我错在哪里，为什么我无法在Vivado GUI中以OOC模式执行。
感谢你的帮助。
感谢致敬，
Amitra



以下为原文

Hi,

While running implementation through batch mode or commands, my tcl script is doing the following:

################################################
###     SET DESIGN VARIABLES      ###
#################################################
set DesignName          "phif_top"
set PartName            "XC7V2000TFHG1761-2"
link_design -name ${DesignName} -part ${PartName} -mode out_of_context




# optimize netlist
   opt_design
   #Place Design
   place_design
   # rebuffer high fanout nets
   phys_opt_design
   write_checkpoint -force $outputDir/post_place
   report_clock_utilization -file $outputDir/post_place_clock_util.rpt
   report_utilization -file $outputDir/post_place_util.rpt
   
   #  run router, report actual utilization and timing, write checkpoint design, run drc, write verilog and xdc out
   route_design
   write_checkpoint -force $outputDir/post_route
   report_timing_summary -file $outputDir/post_route_timing_summary.rpt
   report_timing -sort_by group -max_paths 100 -path_type summary -file $outputDir/post_route_timing.rpt
   report_utilization -file $outputDir/post_route_util.rpt
   report_power -file $outputDir/post_route_power.rpt
   report_drc -file $outputDir/post_imp_drc.rpt
   write_verilog -force $outputDir/bft_impl_netlist.v
   write_xdc -no_fixed_only -force $outputDir/bft_impl.xdc
################################################################
While running this script in batch mode, implementation completes successfully for the design.

But if I open a project in Vivado GUI, include the .edf and .xdc files as source files to the project and run a tcl script with only these below lines so that the design is OOC, then run implementation in GUI, then I am facing many errors :

################################################
###     SET DESIGN VARIABLES      ###
#################################################
set DesignName          "phif_top"
set PartName            "XC7V2000TFHG1761-2"
link_design -name ${DesignName} -part ${PartName} -mode out_of_context

The errors are for example:
[Place 30-415] IO Placement failed due to overutilization. This design contains 1336 I/O ports
while the target  device: 7v2000t package: fhg1761, contains only 850 available user I/O. The target device has 850 usable I/O pins of which 0 are already occupied by user-locked I/Os.
To rectify this issue:
1. Ensure you are targeting the correct device and package.  Select a larger device or different package if necessary.
2. Check the top-level ports of the design to ensure the correct number of ports are specified.
3. Consider design changes to reduce the number of I/Os necessary.


Place [30-68] Instance IBUF_184 (IBUF) is not placed.

Please let me know where I am wrong, why I am unable to do implementation in OOC mode in Vivado GUI. Appreciate your help.

Thanks and regards,
Amitra