[问答]

未知的PLL_ADV错误

问答对人有帮助，内容完整，我也想知道答案 0 我正在开发一个简单的Verilog项目，但是当我使用ISE Project Navigator生成编程文件时，我不断收到错误“错误：Bitgen - pminfo中的未知PLL_ADV站点”。多次。但是，这似乎没有错误似乎不会阻止文件成功生成。我也能够在Virtex-5 LX板上成功运行该项目。 0
2020-3-20 10:08:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李波相关推荐 • ISE和EDK 12.3错误：PhysDesignRules：1452不支持的PLL_ADV配置 4039 • 请问PLL_ADV中CLKOUT2的输出频率是多少？ 1623 • 错误：位置293发生在PLL中 2088 • 请问IBUFDS或IBUFG可以驱动多少BUFG？ 2253 • 使用PLL_ADV从CLK_IN时VCO频率远高于Spartan-6允许的频率 2021 • Virtex5出现PhysDesignRules错误的解决办法？ 1022 • PLL属性更改后时序失败怎么办？ 1311 • 实施过程中的两个警告 2647 • 使用mmcm_Adv behaiourial模拟失效的动态相移 1563 • 如何使用MMCM将10MHz时钟乘以MMCM_ADV乘以100MHz？ 3178 1个回答

答案对人有帮助，有参考价值 0 您好，请查看此相关主题http://forums.xilinx.com/t5/Design-Tools-Others/BUG-bitgen-uses-uninitialized-memory/td-p/255500Thanks,Deepika。谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题张贴。如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

2020-3-20 10:25:12 评论举报石俊梅