完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我在spartan-6中计算PLL_ADV的CLKOUT2的输出频率有问题，我已经附加了它的基础设施文件。 我已经在第101页的ug382中读到了有关PLL_ADV的内容，但我不确定我是否正确。 你能指导我吗？ PLL_ADV中CLKOUT2的输出频率是多少？ 谢谢。 infrastructure.txt 11 KB 
0
|
|
相关推荐
9个回答
|
|
|
编辑纠正基本乘法中的愚蠢错误!!
从您附加的代码段： 参数C_INCLK_PERIOD = 8000，// 8nS输入时钟周期，或125MHz参数C_RST_ACT_LOW = 1，参数C_INPUT_CLK_TYPE =“SINGLE-ENDED”，参数C_CLKOUT0_DIVIDE = 2，// 500MHz除以2 = 250MHz参数C_CLKOUT1_DIVIDE = 2，// 500MHz除以2 = 250MHz参数C_CLKOUT2_DIVIDE = 16，// 500MHz除以16 = 31.25MHz参数C_CLKOUT3_DIVIDE = 8，// 500MHz除以8 = 62.5MHz参数C_CLKFBOUT_MULT = 4，// VCO频率为4 x输入时钟频率，或500MHz参数C_DIVCLK_DIVIDE = 1 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 在原帖中查看解决方案 |
|
|
|
|
|
编辑纠正基本乘法中的愚蠢错误!!
从您附加的代码段： 参数C_INCLK_PERIOD = 8000，// 8nS输入时钟周期，或125MHz参数C_RST_ACT_LOW = 1，参数C_INPUT_CLK_TYPE =“SINGLE-ENDED”，参数C_CLKOUT0_DIVIDE = 2，// 500MHz除以2 = 250MHz参数C_CLKOUT1_DIVIDE = 2，// 500MHz除以2 = 250MHz参数C_CLKOUT2_DIVIDE = 16，// 500MHz除以16 = 31.25MHz参数C_CLKOUT3_DIVIDE = 8，// 500MHz除以8 = 62.5MHz参数C_CLKFBOUT_MULT = 4，// VCO频率为4 x输入时钟频率，或500MHz参数C_DIVCLK_DIVIDE = 1 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
谢谢，但4 * 125 = 500不等于600！
|
|
|
|
|
|
谢谢，但4 * 125 = 500不等于600！
发生这种情况时我讨厌它！ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
谢谢你的纠正。
对不起，我还有一个关于IBUFG的问题。 如果需要将其写为新消息，请告诉我。 IBUFG只能连接到输入时钟引脚，是吗？ 是不是可以将它连接到DCM或PLL的输出？ 谢谢 |
|
|
|
|
|
嗨，
你能为新问题发布一个新的论坛帖子吗？ --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
当然！
|
|
|
|
|
|
IBUFG只能连接到输入时钟引脚，是吗？
是不是可以将它连接到DCM或PLL的输出？ 这是一个经常被问到的问题。 如果您在论坛中搜索“IBUFG”，您将在很短的时间内看到答案。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1624
评论
淘帖
2022
