完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在map中遇到了这个错误（参见subj），实现了Mentor Graphics的Precision合成edf文件。
对于spartan3（具有相应的综合选项）实现相同的问题我没有问题。 但是使用Virtex5就可以了。 我尝试了Xilinx ISE 10.1.02和9.2.04i - 结果相同。 我读了AR＃31574。 我认为这不是我的情况。 我使用“-ignore_keep_hierarchy”选项运行地图并尝试设置XIL_MAP_OLD_SAVE变量。 我试着阅读用Precision生成的edf文件。 错误中记录的信号只是无负载。 在我看来这是正常的。 ####错误日志（对于其中一个输出）： 错误：PhysDesignRules：1577 - 非法路由。 DCM_ADV模块具有CLK输出引脚，连接不完整或不正确。 未找到从引脚到BUFG，BUFGCTRL或PLL_ADV块类型的路由。 DCM_ADV CLK输出引脚只能路由到BUFG，BUFGCTRL或PLL_ADV块类型。 #### 附加VHDL文件。 谢谢 Clk_Management2.vhd 4 KB 
0
|
|
相关推荐
3个回答
|
|
|
我将检查综合工具中的技术查看器，以查看它在网表中实际连接的内容。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1022
评论
淘帖
560
