完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
10个回答
|
|
|
您需要做的就是在输入的200MHz时钟上设置5 ns周期限制。
此周期约束将自动传播到DCM，MMCM，PLL等的输出。如果设置时钟向导以生成150MHz时钟，则工具将时钟输出限制为150MHz。 bailin7134写道： 感谢您的回复。 可能是我没有清楚地提出我的问题。 在我的设计中，我使用这个200MHz差分时钟并在核心发生器中使用Clocking Wizard 3.3来将其调节为我的系统时钟。 如果我想为此系统时钟设置约束以满足时序要求（例如150MHz），我该怎么办？ 谢谢。 干杯，吉姆 在原帖中查看解决方案 |
|
|
|
|
|
你想要约束什么时钟？
200MHz差分输入时钟？ 66MHz单端输入时钟？ 内部生成的时钟之一？ 哪一个？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
200 MHz差分时钟
|
|
|
|
|
|
在ISE Navigator中，突出显示项目“层次结构”窗格中的.UCF文件。
然后选择“工具”>“约束编辑器”。 这将打开一个用于选择时钟和添加约束的GUI。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
感谢您的回复。
可能是我没有清楚地提出我的问题。 在我的设计中，我使用这个200MHz差分时钟并在核心发生器中使用Clocking Wizard 3.3来将其调节为我的系统时钟。 如果我想为此系统时钟设置约束以满足时序要求（例如150MHz），我该怎么办？ 谢谢。 |
|
|
|
|
|
目前还不清楚你要做什么。
你想从200MHz时钟得到一个150MHz的时钟吗？ ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ |
|
|
|
|
|
我想要的是检查我的设计运行速度，但我的系统时钟是这个xilinx IP的输出，我该如何约束它呢？
Dif ClkP ---> | ------------------- | | 时钟| | 向导| ----->我的系统时钟 Dif ClkN ---> | ------------------- | |
|
|
|
|
|
bailin7134写道：
我想要的是检查我的设计运行速度，但我的系统时钟是这个xilinx IP的输出，我该如何约束它呢？ Dif ClkP ---> | ------------------- | | 时钟| | 向导| ----->我的系统时钟 Dif ClkN ---> | ------------------- | 那么，你告诉时钟向导系统时钟频率需要什么，所以没有办法检查你的设计是否可以运行得更快。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
您需要做的就是在输入的200MHz时钟上设置5 ns周期限制。
此周期约束将自动传播到DCM，MMCM，PLL等的输出。如果设置时钟向导以生成150MHz时钟，则工具将时钟输出限制为150MHz。 bailin7134写道： 感谢您的回复。 可能是我没有清楚地提出我的问题。 在我的设计中，我使用这个200MHz差分时钟并在核心发生器中使用Clocking Wizard 3.3来将其调节为我的系统时钟。 如果我想为此系统时钟设置约束以满足时序要求（例如150MHz），我该怎么办？ 谢谢。 干杯，吉姆 |
|
|
|
|
|
这就是我需要的，谢谢
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5963
评论
淘帖
3111
