[问答]

关于AD9640差分时钟、模拟输入与PCB布局的使用疑问求解

问答对人有帮助，内容完整，我也想知道答案 0 最近在使用AD9640进行硬件设计差分时钟部分：疑问1：datasheet在差分时钟部分提供的参数芯片是95xx系列，这些芯片是不是对输入的时钟信号质量要求也很高？在时钟次系列芯片的时候需要注意哪些事项？次部分的参考地是否需进行与模拟/数字地进行一定的隔离处理？疑问2：如果外部没有高精度的时钟源设备，是否有替代方案可以实现单端转差分时钟输出？并且时钟抖动质量可以在100fs-300fs之间？疑问3：是不是使用PLL类型的时钟发生器芯片带来的抖动误差会比较大？针对14位的ADC输入差分时钟有此类型的参考吗？模拟输入部分：疑问1：参考文档中使用AD8138差分驱动芯片，计划采用5v单电源模式，在信号输入级增加一级无源低通滤波器是不是可以提高一定的指标？疑问2：如果使用差分驱动器的输入级加上了50欧姆匹配的低通滤波器，输出级是不是不用考虑抗混叠滤波器？ PCB部分：疑问1：同时在参考AD9627的datasheet中发现提高的参考PCB方案中数字模拟地使用了统一的地，这样不会造成数字地干扰模拟地吗？疑问2：为何有些ADC参考文档中的PCB方案采取的是数模单点隔离，而有些看到的是采用了统一的地，是哪些因素的考虑导致此样的设计？疑问3：如果按照AD9627参考的统一地来考虑，在设计AD9640的时候使用数模地分开处理会带来哪些不理影响？疑问4：在观察AD9627所给出的PCB布局图中，在电源层部分好像在滤波器所处位置被挖空，这样处理的原因与好处是什么呢？疑问5：如果使用LC的低通滤波器，为了减少元件焊盘带来的寄生参数影响，是否需要挖空元件正下方的参考地？ 0
2023-12-22 08:19:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报算一挂相关推荐 • 请问AD9640是不是使用PLL类型的时钟发生器芯片带来的抖动误差会比较大？ 1207 • 怎么才能从ML405获得差分时钟？ 1379 • testbench中的差分时钟 12598 • 差分时钟转单端 11582 • 如何设置差分时钟约束？ 6001 • 请问adc11c125配置成为差分时钟输入的时候，差分输入的电平标准是什么样的？ 38 • 有没有哪位大佬知道国产的高速差分时钟缓冲芯片型号以及单端时钟转差分时钟的时钟转换芯片 6431 • 差分时钟约束文件问题的解决办法？ 3170 • 求差分输入和输出的时钟资源？ 2307 • 怎么为I/Obank提供125MHz差分时钟？ 1570