完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我想使用外部10 MHz时钟源而不是板载27 MHz时钟。
我有的外部时钟不是差分。 我刚从以下位置更改了我的UCF文件： // ==== 27 MHz时钟==== NET“tcxo_clk_in”LOC = V10; TCXOtiMESPEC上的＃27 MHz TS_tcxo_clk_in = PERIOD“tcxo_clk_in”37.037 ns HIGH 50％; 至： // ==== 10 MHz时钟==== NET“tcxo_clk_in”LOC = H17; ＃外部10 MHz时钟TIMESPEC TS_tcxo_clk_in = PERIOD“tcxo_clk_in”100.000 ns HIGH 50％; 我也使用时钟向导来确保生成与之前相同的系统时钟。 还有什么我需要做的吗？ 
0
|
|
相关推荐
7个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
还要确保IO标准可以与时钟所在的那个组上的VCCio一起使用。
|
|
|
|
|
|
|
|
|
|
|
|
你的信号是一个以地面为中心的正弦波。
它明显低于0V。 除非SMACLK_P端口是交流耦合，否则可能会损坏FPGA。 您的示波器是设置为50欧姆输入阻抗还是1兆欧？ 它会对您的电路板上的信号产生影响。 如何在板上终止SMPCLK_P端口？ 这也很重要。 通常，正弦波，尤其是相对较慢的正弦波，对于驱动时钟并不是很好。 由于您具有相当平缓的斜率而不是尖锐的边缘，因此信号上的少量噪声会转换为显着的时钟抖动。 如果SMA端口是交流耦合的，那么您可能会发现一个可行的IO标准，但除非您小心，否则您将面临FPGA风险。 安全的做法是用比较器构建一个电路，将正弦波转换成逻辑信号。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
758浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1504
评论
淘帖
3116
