发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[问答]

如何在SMACLK_P引脚上使用非差分时钟？

1515 引脚时钟

问答对人有帮助，内容完整，我也想知道答案 0 我想使用外部10 MHz时钟源而不是板载27 MHz时钟。我有的外部时钟不是差分。我刚从以下位置更改了我的UCF文件： // ==== 27 MHz时钟==== NET“tcxo_clk_in”LOC = V10; TCXOtiMESPEC上的＃27 MHz TS_tcxo_clk_in = PERIOD“tcxo_clk_in”37.037 ns HIGH 50％; 至： // ==== 10 MHz时钟==== NET“tcxo_clk_in”LOC = H17; ＃外部10 MHz时钟TIMESPEC TS_tcxo_clk_in = PERIOD“tcxo_clk_in”100.000 ns HIGH 50％; 我也使用时钟向导来确保生成与之前相同的系统时钟。还有什么我需要做的吗？ 0
2019-10-18 08:56:33　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报孙榕相关推荐 • 差分时钟约束文件问题的解决办法？ 3180 • 怎么才能从ML405获得差分时钟？ 1384 • testbench中的差分时钟 12607 • 有没有哪位大佬知道国产的高速差分时钟缓冲芯片型号以及单端时钟转差分时钟的时钟转换芯片 6437 • 请问用chipcope分析设计时如何处理差分时钟？ 804 • 如何设置差分时钟约束？ 6009 • 差分时钟转单端 11591 • AD9254的时钟配置可以直接使用从FPGA差分时钟引脚引出的时钟信号吗 4062 • 将ref_clk_se路由到我的fpga的测试点或任何输出空闲引脚，我能够探测并观察时钟吗？ 1525 • 如何生成差分时钟 6211 7个回答

答案对人有帮助，有参考价值 0 有比较器产生LVDS输出。您可以使用类似ADCMP604的信号将信号转换为LVDS时钟，并按照最初设计的方式差分使用端口。在原帖中查看解决方案

2019-10-18 09:02:46 评论举报李欣榕

答案对人有帮助，有参考价值 0 您需要为单端IO标准分配“tcxo_clk_in”。确保IO标准与您注入的信号匹配。另外，看看时钟是如何终止的。

2019-10-18 09:22:00 评论举报李欣榕

答案对人有帮助，有参考价值 0 还要确保IO标准可以与时钟所在的那个组上的VCCio一起使用。

2019-10-18 09:27:40 评论举报李欣榕

答案对人有帮助，有参考价值 0 感谢您的快速回复。这是我10 MHz的波形。我应该使用什么IO标准？

2019-10-18 09:38:04 评论举报刘丰标

答案对人有帮助，有参考价值 0 你的信号是一个以地面为中心的正弦波。它明显低于0V。除非SMACLK_P端口是交流耦合，否则可能会损坏FPGA。您的示波器是设置为50欧姆输入阻抗还是1兆欧？它会对您的电路板上的信号产生影响。如何在板上终止SMPCLK_P端口？这也很重要。通常，正弦波，尤其是相对较慢的正弦波，对于驱动时钟并不是很好。由于您具有相当平缓的斜率而不是尖锐的边缘，因此信号上的少量噪声会转换为显着的时钟抖动。如果SMA端口是交流耦合的，那么您可能会发现一个可行的IO标准，但除非您小心，否则您将面临FPGA风险。安全的做法是用比较器构建一个电路，将正弦波转换成逻辑信号。

2019-10-18 09:45:04 评论举报李欣榕

答案对人有帮助，有参考价值 0 非常感谢，现在情况变得更加清晰了。将使用比较器。

2019-10-18 09:59:29 评论举报刘丰标

答案对人有帮助，有参考价值 0 有比较器产生LVDS输出。您可以使用类似ADCMP604的信号将信号转换为LVDS时钟，并按照最初设计的方式差分使用端口。

2019-10-18 10:05:42 评论举报李欣榕

只有小组成员才能发言，加入小组>>

325个成员聚集在这个小组

精选推荐

两个FPGA编译完全相同的代码比特流会不同吗？

2429 浏览 7 评论
为什么定制zynq板的电源这么高？

2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？

2298 浏览 9 评论
如何在GTP磁贴中实现每个通道的独立外部参考时钟？

3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？

2468 浏览 15 评论

最新话题

热门话题

有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？

1345浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电

596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500

460浏览 1评论
这颗赛灵思是限制料还是翻新料？

2013浏览 0评论
lvds 接口的ADC数据采集

738浏览 0评论

创建小组步骤

创建小组创建自己的地盘
个性设置精心打造小组空间
邀请好友邀请好友加入我的小组
小组升级小组积分升级赢得社区推荐

创建属于自己的小组

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回赛灵思

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航