如何删除地图警告？

喜
当我使用ISE生成的IPcore FIFO时，有许多MAP，PAR和bitgen警告。
地图
警告
PhysDesignRules：367  - 信号不完整。
信号不会驱动设计中的任何负载引脚。
平价
警告
参考：288  - 信号uart_inst / rx_fifo / U0 / xst_fifo_generator / gconvfifo.rf / grf.rf / gntv_or_sync_fifo.mem / gdm.dm / Mram_RAM7_RAMD_O无负载。
PAR不会尝试路由此信号。
bitgen
警告
PhysDesignRules：367  - 信号不完整。
信号不会驱动设计中的任何负载引脚。
XST
信息
Xst：2260  - 单位的FF / Latch相当于以下FF / Latch：
此外，还有一个警告：
XST
警告
HDLC编译器：1499  - “D： frib  EVR  EVR计时Core  RTL  uart  fifo8x32.v”第39行：空模块仍为黑盒子。
如何删除此警告？
谢谢。
这是我的代码：
/////
uart_rx rx_inst（.clkx16in（clk16x_int）,. resetin（reset_2r [1]）,. rxin（UART_RX）,. rxdataout（rx_data）,. rxvalidout（rx_valid））; fifo8x32 rx_fifo（.rst（reset_2r [1]）,.
wr_clk（clk16x_int）,. rd_clk（sysclk）,. di（rx_data）,. wr_en（rx_valid）,. rd_en（rxfifo_rden）,. dout（rxfifo_rdout）,. fulll（）,. empty（rxfifo_empty））;



以下为原文

hi,
There many MAP,PAR and bitgen warnings when I used a IPcore FIFO generated by ISE.

map

WARNING

PhysDesignRules:367 - The signal is incomplete. The signal does not drive any load pins in the design.

par

WARNING

Par:288 - The signal uart_inst/rx_fifo/U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gdm.dm/Mram_RAM7_RAMD_O has no load. PAR will not attempt to route this signal.

bitgen

WARNING

PhysDesignRules:367 - The signal is incomplete. The signal does not drive any load pins in the design.

xst

INFO

Xst:2260 - The FF/Latch in Unit is equivalent to the following FF/Latch :

besides, there is another one warning:

xst

WARNING

HDLCompiler:1499 - "D:fribEVREVR timing CoreRTLuartfifo8x32.v" Line 39: Empty module remains a black box.

How to remove this warnings? thank you.

here is my code:
/////
uart_rx rx_inst(
   .clkx16in(clk16x_int),
     .resetin(reset_2r[1]),
     .rxin(UART_RX),
     .rxdataout(rx_data),
     .rxvalidout(rx_valid)
);

fifo8x32 rx_fifo(
  .rst(reset_2r[1]),
  .wr_clk(clk16x_int),
  .rd_clk(sysclk),
  .din(rx_data),
  .wr_en(rx_valid),
  .rd_en(rxfifo_rden),
  .dout(rxfifo_rdout),
  .full(),
  .empty(rxfifo_empty)
);