完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我们将DTMF核心（经过测试并在斯巴达3中工作）移植到斯巴达6。 我们在综合和制图方面面临许多警告。工具正在删除一些与DSP相关的逻辑。 如何避免这些改造。 请给我们一些避免的选择。 我们正在Xilinx Planahed 13.4评估版工具上实现这一功能。 请查找附件地图报告。 提前致谢 Smitha Map_report.rtf 494 KB 以上来自于谷歌翻译 以下为原文 Hi We are porting DTMF core ( which was tested and working in spartan 3) to spartan 6 . we are facing many warnings in synthesis and mapping.Tool is removing some DSP related logic. How to avoid these removel. please give us some options to avoid. we are implementing this on Xilinx Planahed 13.4 evaluation verion tool. Please find the attachment Map report . Thanks in advance Smitha 
0
|
|
相关推荐
2个回答
|
|
|
嗨Smitha，
您可以对要修剪的信号使用保存约束。 这样可以保留信号以及连接到它们的组件。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi Smitha, You can use save constraint on the signals which are getting trimmed. This preserves the signals along with the components attached to them. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
您应该考虑为什么要删除逻辑。
这些工具通常不会为了好玩而这样做。 看一下MAP报告，它很早就说明了： 警告：MapLib：328 - 块p3 / clb0 / adr0不是可识别的逻辑块。 该 mapper将继续处理设计，但可能存在设计问题 如果这个块没有被修剪。 此外，还有大量信号无源或无负载与块p3相关。 块p3对您的设计很重要吗？ 我猜它是，你需要找出为什么它被这些工具这样对待。 我认为在这种情况下，从长远来看，添加KEEP属性或保存约束（或类似）并不会有所帮助。 问候， 霍华德 ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 以上来自于谷歌翻译 以下为原文 You should consider WHY the logic is being removed. The tools don't usually do this for fun. Looking at the MAP report, it states very early on: WARNING:MapLib:328 - Block p3/clb0/adr0 is not a recognized logical block. The mapper will continue to process the design but there may be design problems if this block does not get trimmed. there also follows a HUGE number of signals that are either sourceless or loadless related to block p3. Is block p3 important to your design? I'm going to guess that it is and you need to find out why it is being treated like this by the tools. I don't think that adding a KEEP attribute or save constraint (or similar) is going to help in the long run in this case. Regards, Howard ---------- "That which we must learn to do, we learn by doing." - Aristotle |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1120浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1979
评论
淘帖
1446
