完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我需要为我的项目使用100Mhz时钟信号，我正在使用Zynq zc706板。
我添加了我的clcok信号原理图。 我的问题是我不知道我应该将哪个引脚用于我的时钟信号。 我读了很多文件，比如/系列时钟规划或引脚和包装。 我不能使用系统时钟引脚，因为它是o LVDS I / O st。 有没有针的建议。我很困惑 
0
|
|
相关推荐
8个回答
|
|
|
你好@ nisanurbakir，
似乎IBUFDS的连接不正确。 从快照共享，CLK_P和CLK_N必须是模块的输入端口，clk应该是内部信号（但似乎不是这种情况）。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
嗨@ nisanurbakir，
ZC706板上没有时钟，默认值为100 MHz。 所以你有两个选择继续 - 1.使用板载的任何振荡器（例如200 MHz系统时钟），并将其作为时钟向导的输入，以生成预期频率。 2.使用可编程振荡器（默认值为156.25 MHz）并根据您的100 Mhz要求进行配置。 它可以通过I2C接口配置为输出频率在10 MHz至810 MHz范围内。 有关更多信息，请查看以下UG主题'时钟生成' - http://www.xilinx.com/support/documentation/boards_and_kits/zc706/ug954-zc706-eval-board-xc7z045-ap-soc.pdf(page＃33） 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
谢谢你的快速回复我选择第二个选项，但我的问题仍然是相同的oI不能使用LVDS I / O st什么是解决方案
|
|
|
|
|
|
你好@ nisanurbakir，
在这种情况下，您使用IBUFDS原语，然后使用IBUFDS的输出作为您的逻辑。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
我在语言模板上给出的代码上使用Ibufds instantion，我得到类似的东西
|
|
|
|
|
|
你好@ nisanurbakir，
似乎IBUFDS的连接不正确。 从快照共享，CLK_P和CLK_N必须是模块的输入端口，clk应该是内部信号（但似乎不是这种情况）。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
我按照你说的改变了端口，但它也不起作用
|
|
|
|
|
|
嗨@ nisanurbakir，
你可以在这里附上项目进一步调试吗？ 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2393 浏览 7 评论
2808 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2275 浏览 9 评论
3350 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2443 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
774浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
556浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
399浏览 1评论
1983浏览 0评论
700浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3052
评论
淘帖
2388
