完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1041
|
嗨，伙计们，
Couldyou请让我知道，如果UDB逻辑配置可以保存或当软件或看门狗复位PSoC部件？谢谢。 以上来自于百度翻译 以下为原文 Hi Guys, Could you please let me know if UDB logic configuration can be preserve or not when a software or watchdog reset in PSOC parts? thanks. 
0
|
|
相关推荐
6个回答
|
|
|
包括UDB设置的当前配置将从您的设计中重新写入。程序运行期间对ReistDistor的任何更改都将丢失。
鲍勃 以上来自于百度翻译 以下为原文 The current configuration including UDB-settings will be re-written from your design. Any changes to redisters you made during the run of the program will get lost. Bob |
|
|
|
|
|
Dana
AFEK每个UDB都有一个“寄存器”，这些设置是从生成的Verilog中提取的，包括必要的路由。甚至数据路径对象也以相同的方式实现。在运行时更改这些设置是可能的，但我怀疑是否需要这样做。会让我感觉像是生活在世界的边缘打棒球。 鲍勃 以上来自于百度翻译 以下为原文 Dana, afaik there are a handfull of "Registers" for each UDB which settings are extracted from the generated verilog, including the necessary routing. Even Datapath objects are realized the same way. Changing these settings at run-time IS possible, but I question the need for that. Would make me feel like living at the brink of the world playing baseball. Bob |
|
|
|
|
|
嗨，Dana和鲍伯，
谢谢你的友好回复。有没有描述UDB初始机制的文档？我的意思是，如果软件重置发生了，有什么方法可以避免UDB重新配置，只保留先前已经实现的逻辑吗？ 谢谢， 以上来自于百度翻译 以下为原文 Hi Dana and Bob, thanks for your kindly reply. are there any documentation to describe the UDB initial mechanism? what I mean is if a Software reset happened, are there any ways to avoid UDB re-configred, just keep previous logic which has been implemented? thanks, |
|
|
|
|
|
|
|
|
|
|
|
在AP笔记是一个部分-
修改启动 可以改变启动过程以更好地满足特定应用程序的需要。修改设备启动有两种方法：使用PSOC创建者GUI中的设计宽资源（DWR）接口，并修改存储在CPU专用源文件和CyfFiTyfCFG.C中的PSoC 3启动代码。 Dana。 以上来自于百度翻译 以下为原文 In that ap note is a section - Modifying Startup The startup procedure may be altered to better fit a specific application’s needs. There are two ways to modifying device startup: using the design wide resources (DWR) interface in the PSoC Creator GUI, and modifying the PSoC 3 startup code stored in the CPU specific source files and CyFitter_cfg.c. Regtards, Dana. |
|
|
|
|
|
只是出于好奇：你不希望UDB（Ant可能是模拟部分）在重置时被排除的原因是什么？
鲍勃 以上来自于百度翻译 以下为原文 Just for my curiosity: What is the reason you do not want the UDBs (ant probably Analog parts) to be excluded at reset. Bob |
|
|
|
|
只有小组成员才能发言，加入小组>>
752个成员聚集在这个小组
加入小组2086 浏览 1 评论
1837 浏览 1 评论
3652 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1777 浏览 6 评论
1525 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
532浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
387浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
421浏览 2评论
368浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
880浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1219
