完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在sp601板上使用tri-ethernet-mac示例。
gmii接收器接口使用IODELAY2原语来延迟接收器侧的输入信号。 vhdl代码提到应该根据设计在ucf中更改IDELAY_VALUE。 我阅读了i / o延迟概述,但无法了解如何为设计计算IDELAY_VALUE的值? 根据ug 138的193页,所需的最小设置时间为2ns,保持时间为0 ns。 如果有人能提供帮助,我将不胜 以上来自于谷歌翻译 以下为原文 I am using tri-ethernet-mac example for sp601 board. The gmii receiver interface uses IODELAY2 primitive to delay the input signal on the receiver side. The vhdl code mentions that IDELAY_VALUE should be changed in ucf as per the design. I read the i/o delay overview but could not get an idea on how to calculate the value of IDELAY_VALUE for the design? The minimum set up time required is 2ns and hold time 0 ns as per 193 page of ug 138. Would appreciate if someone can help. |
|
相关推荐
2个回答
|
|
你好,
a)查看帖子http://forums.xilinx.com/t5/Spartan-Family-FPGAs/iodelay2-min-max-delay/td-p/116418 b)当iodelay用于固定模式时,跟踪报告将为您提供最小/最大延迟 希望这可以帮助, 菲利普。 以上来自于谷歌翻译 以下为原文 Hello, a) have a look to the post http://forums.xilinx.com/t5/Spartan-Family-FPGAs/iodelay2-min-max-delay/td-p/116418 b) when iodelay is used in fixed mode, the trace report will give you the min/max delay Hope this helps, Philippe. |
|
|
|
对于IODELAY2的每个抽头延迟,请参阅DS162&
AR#35783。 以上来自于谷歌翻译 以下为原文 For each tap delay of IODELAY2, please refer to DS162 & AR#35783. |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 22:10 , Processed in 1.323080 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号