完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好......我正在使用IOBUF在Spartan 3A中实现双向数据总线。
IOBUF MEM0DO(.O(xmem_data_in [0]),. IO(xmem_data [0]),. I(xmem_data_out [0]),. T(xmem_dir)); 我的时钟有一个通用的时序约束: NET“clk200M”TNM_NET = clk200M; tiMESPEC TS_clk200M = PERIOD“clk200M”5 ns; 我得到一个不可能映射的错误,它告诉我从输出缓冲器到焊盘并返回通过输入缓冲器的时间和可调延迟到单独实例化的输入锁存器相对于三态控制信号太长。 纯粹由于逻辑原因,它太长了。 这停止了它的轨道实施。 所有信号都由同一时钟产生。 我不关心这条路径,因为我要么写出这个引脚,要么从这个引脚读取。 我从不想读我写的东西。 有谁知道如何解决这个问题? 我能以不同的方式约束它吗? 这种可调延迟有助于吗? 从我所看到它默认为0.我可能没有这么好描述...... :( 以上来自于谷歌翻译 以下为原文 Hello...I am implementing a bi directional data bus in a Spartan 3A using an IOBUF. IOBUF MEM0DO(.O(xmem_data_in[0]), .IO(xmem_data[0]), .I(xmem_data_out[0]), .T(xmem_dir)); I have a generic timing constrain for my clock: NET "clk200M" TNM_NET = clk200M; TIMESPEC TS_clk200M = PERIOD "clk200M" 5 ns; I am getting an impossible to map error which tells me that the time from the output buffer to the pad and back through the input buffer and the adjustable delay to a seperately instantiated input latch is too long versus the tri state control signal. It is too long purely due to logic. Which stops the implementation in it's tracks. All signals are generated by the same clock. I don't care about this path since I am either writing out of this pin or reading from this pin. I never want to read what I am writing. Anyone know how to work around this? Can I constrain it differently? Does this adjustable delay contribute? From what I have seen it defaults to 0. I may not have described this well...:( |
|
相关推荐
1个回答
|
|
我想你可以在垫网上放置一个TIG(定时忽略),如:
NET“xmem_data”TIG = TS_clk200M; 基本上这表示包含IO垫网的任何路径都不需要满足您的要求 期间规格,但它可能仍需要满足其他规格,如抵消或退出。 如果你只是 写: NET“xmem_data”TIG; 然后垫不会应用任何时序分析,因此不会 检查输入设置/保持或时钟输出。 HTH, 的Gabor - Gabor 以上来自于谷歌翻译 以下为原文 I think you can just place a TIG (timing ignore) on the pad net like: NET "xmem_data<0>" TIG = TS_clk200M; Basically this says any path that includes the IO pad net doesn't need to meet your period spec, but it may still need to meet other specs like offset in or out. If you just write: NET "xmem_data<0>" TIG ; then the pad would not have any timing analysis applied and would therefore not be checked for input setup / hold or clock to output. HTH, Gabor -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2440 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
768浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 03:31 , Processed in 1.318860 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号