完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，我有一个问题，在xc3s50a中使用xapp1122和xapp1112进行新设计，问题是：当我在一个设计中使用1对xapp1122和xapp1112时，最大频率高达308MHz，但如果我使用两对xapp1122
和xapp1112采用相同的设计，最高频率降至56MHz。 任何人都可以告诉我如何解决这个问题，非常感谢。 以上来自于谷歌翻译 以下为原文 Hello, I have a problem of use xapp1122 and xapp1112 to a new design in xc3s50a, the problem is: when I use 1 pair of xapp1122 and xapp1112 in one design, the Max Frequency is up to 308MHz, but if I use two pairs of xapp1122 and xapp1112 in the same design, the Max Frequency is down to 56MHz. Could any one pls to tell me how to fix this problem, thanks very much. 
0
|
|
相关推荐
4个回答
|
|
|
您可以附上一个方框图，说明如何使用编码器和解码器以及时钟。
还提供您为此设计分配的时序报告和时序约束 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 can you attach a block diagram how you are using the encoder and decoder and the clocking to this. Also provide the timing reports and the timing constraint you have assigned to this design View solution in original post |
|
|
|
|
|
您可以附上一个方框图，说明如何使用编码器和解码器以及时钟。
还提供您为此设计分配的时序报告和时序约束 以上来自于谷歌翻译 以下为原文 can you attach a block diagram how you are using the encoder and decoder and the clocking to this. Also provide the timing reports and the timing constraint you have assigned to this design |
|
|
|
|
|
谢谢，我现在没有做任何时间限制，报告和块图表看到了附件
static Timing.txt 164 KB 以上来自于谷歌翻译 以下为原文 thank you , I didn't do any time constraint now and the report and block diagram pls see the attachments |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3137 浏览 7 评论
3433 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2895 浏览 9 评论
4094 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3079 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1353浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1191浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1467
评论
淘帖
3513
