完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好：
现在我使用xilinx FPGA进行设计。遇到问题。 我不知道FPGA设计是否符合时序要求。 我在设计中添加了“时钟”时序约束。我不知道如何添加其他约束。一句话，我不知道哪条路径应该被禁止。我知道“时间分析器”和“planahead”可以 帮助我，但我无法理解它的报告。我该怎么做才能解决时间问题。我找不到一些材料来帮助我理解“时序分析”，“代码风格”，“如何纠正时间问题” '，'时序收敛'等等。 是谁都可以帮助我。推荐一些信息。很多！ 以上来自于谷歌翻译 以下为原文 Hi： Now I use xilinx FPGA for desiging。I encounter a problem. i don't know if the FPGA design meet timing requirement. i add "clock" timing constraint into the design.i don't know how to add other constraint.in a word ,i don't know which path should be contrainted.i know the "timing analyaer"and the "planahead"can help me,but i can't understand its report.and what should i do for resolve the timing problem.i can't find some material to help me understand "timing analysis" 、"code style "、'how to correct timing problem'、'timing closure' and so on . is anyone can help me . Recommend me some information.thaks a lot ! 
0
|
|
相关推荐
4个回答
|
|
|
嗨，有关时序约束的更多信息，请参阅以下文档.http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf用于分析时序报告http://www.xilinx.com/
支持/文档/ sw_manuals / xilinx14_7 / PlanAhead_UserGuide.pdf 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Refer to the following document for more information on timing constraints. http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf For analyzing the timing report http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/PlanAhead_UserGuide.pdfThanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
|
|
要在ISE中添加其他约束，您可以检查以下约束
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf --Krishna 以上来自于谷歌翻译 以下为原文 to add other constraints in ISE you can check the following constraint http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf --Krishna |
|
|
|
|
|
嗨，有关时序约束的更多信息，请参阅以下文档.http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf用于分析时序报告http://www.xilinx.com/
支持/文档/ sw_manuals / xilinx14_7 / PlanAhead_UserGuide.pdf 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Refer to the following document for more information on timing constraints. http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf For analyzing the timing report http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/PlanAhead_UserGuide.pdfThanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2181
评论
淘帖
3281
