完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我写了一个项目包括IP& Verilog& Microblaze。verilog& IP部分运行在8MHz,而MicroBlaze时钟是100MHz。 在行为模拟中(仅模拟verilog和IP部分),它工作并具有正确的输出。但是将比特流下载到电路板,输出不正确。 这是详细信息: (1)在ISim中,当产生信号dump_flag脉冲时,在其negedge的6输出如qe2mb,qp2mb ....,更新输出值,并且不应该改变。这意味着qe2mb [16:0]应该保持20770 每时每刻。 (2)这里是真正的电路板设置。左侧电路板是一个发送器,右侧电路板是一个接收器。通过8位线(图像中的彩色线)和单根线连接到recv的传输通信.Recv( 右板)使用LED显示输出值 根据行为模拟,LED不应该改变。但在实际情况下,LED永远不会停止闪烁。这意味着输出一直在变化。我不知道是什么原因导致这种情况。 (3)我将ChipScope用于变送器,输出数据并使用matlab分析数据。这表明变送器始终是正确的。 谢谢, 以上来自于谷歌翻译 以下为原文 Hi, I write a project include IP&Verilog&Microblaze.The verilog &IP part run at 8MHz,andMicroBlaze clock is 100MHz. In behavioral simulation(only simulate the verilog&IP part),it work and have a correct output.but download the bitstream to the board ,the output is not correct. Here is the detail: (1)In ISim,when the signal dump_flag pulse is generated,at its negedge the 6 output such as qe2mb,qp2mb....,update output value,and should not change.Which means qe2mb[16:0] should stay 20770 all the time. (2)here is the real board setup.left board is a transmit, and the right board is a recv.The transmit communication with the recv by 8bit wire(colorful wire in image),and a single wire to GND.The recv(right board) use LED to show the output value According to the behavioral simulation,the LED should not change.But in real condition,LED never stop blinking.Which means the output is changed all the time.I dont know what can cause this situation. (3)I used ChipScope to the transmitter,export the data and use matlab to analysis the data.it shows the transmitter is correct all the time. Thx, |
|
相关推荐
1个回答
|
|
嗨,请检查您的设计中是否有任何时间违规;
确保您的设计完全受约束。也可以尝试运行后期实现模拟来验证您的设计功能。 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Please check if you have any timing violations in your design & make sure your design is fully constrained. Also try running post implementation simulation to validate your design functionality.Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2219 浏览 9 评论
3297 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2369 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
657浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
465浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
230浏览 1评论
671浏览 0评论
1865浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-2 19:28 , Processed in 1.231264 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号