完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我需要强制一个模块或分区的所有路由只使用一个pblock。
我需要保存pblock外的所有路由清除。 以上来自于谷歌翻译 以下为原文 I need to force all routing of one module or partition to use only one pblock. I need to save all routing outside the pblock clear. 
0
|
|
相关推荐
4个回答
|
|
|
http://forums.xilinx.com/t5/Implementation/how-to-limit-routing-by-pblock/td-p/555400
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 http://forums.xilinx.com/t5/Implementation/how-to-limit-routing-by-pblock/td-p/555400 View solution in original post |
|
|
|
|
|
显然这是不可能的。
时钟＆amp; IO将需要路由到pblock。 你想通过这个非常严格的要求来完成什么？ - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Obviously that's not possible. Clock & IO will need to be routed to the pblock. What are you trying to accomplish by this very strict requirement?- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
|
您可以在没有连接IO的情况下实现分区，而时钟可以在整个时钟区访问，并且无需路由
以上来自于谷歌翻译 以下为原文 you can implement partition without connected IO while clock is accessible in whole clock zone and neednt be routed |
|
|
|
|
|
http://forums.xilinx.com/t5/Implementation/how-to-limit-routing-by-pblock/td-p/555400
以上来自于谷歌翻译 以下为原文 http://forums.xilinx.com/t5/Implementation/how-to-limit-routing-by-pblock/td-p/555400 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3136 浏览 7 评论
3431 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2894 浏览 9 评论
4092 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3076 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1353浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1191浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1796
评论
淘帖
1174
