完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨朋友们,
我正在为一个项目设计一个简单的加法器,但ise保持错误,如下所示: 错误:MapLib:979 - LUT3符号“Addup / Sum1”(输出信号= Sum2_1_OBUF)具有将被修整的输入信号“Cin”。 有关输入信号未被驱动的原因的详细信息,请参见地图报告文件的第5部分。 这是加法器的简单程序。 模块FulAdder(Cout,Sum,A,B,Cin);输出Cout;输出Sum;输入A,B,Cin; 和an1(Outan1,A,B); xor x01(Outxo1,A,B); 和an2(Outan2,Cin,Outxo1); 或or1(Outor1,Outan1,Outan2); xor xo2(Sum,Outxo1,Cin); endmodule ******************** 模块Adder2(Cout,Sum2,A,B,Cin);输出Cout;输出[1:0] Sum2; 输入[1:0] A;输入[1:0] B;输入Cin; 电线Outdow; FulAdder Adddow(Outdow,Sum2 [0],A [0],B [0],Cin); FulAdder Addup(Cout,Sum2 [1],A [1],B [1],Outdow); endmodule ***************************** eny身体有什么想法我该怎么办? 谢谢大家。 以上来自于谷歌翻译 以下为原文 Hi friends, i am desining a simple adder for a project but ise keeps erroring as below: ERROR:MapLib:979 - LUT3 symbol "Addup/Sum1" (output signal=Sum2_1_OBUF) has input signal "Cin" which will be trimmed. See Section 5 of the Map Report File for details about why the input signal will become undriven. this is the simple programs for adder. module FulAdder( Cout,Sum,A,B,Cin); output Cout; output Sum; input A,B,Cin; and an1 (Outan1,A,B); xor x01 (Outxo1,A,B); and an2 (Outan2,Cin,Outxo1); or or1 (Outor1,Outan1,Outan2); xor xo2 (Sum,Outxo1,Cin); endmodule ******************** module Adder2(Cout,Sum2,A,B,Cin); output Cout; output [1:0] Sum2; input [1:0] A; input [1:0] B; input Cin; wire Outdow; FulAdder Adddow (Outdow,Sum2[0],A[0],B[0],Cin); FulAdder Addup (Cout,Sum2[1],A[1],B[1],Outdow); endmodule ***************************** eny body have any Idea what can i do ? thanks to all. |
|
相关推荐
4个回答
|
|
嗨,
在FULLADDER模块中,我没有看到Cout已连接。 见下文。 您已将Cout定义为输出,但未在代码中为其指定任何内容。 这就是Addup子模块的Cin输入被修剪导致MAP错误的原因。 请在您的代码中修复此问题。 模块FulAdder(Cout,Sum,A,B,Cin);输出Cout;输出Sum;输入A,B,Cin;和an1(Outan1,A,B); xor x01(Outxo1,A,B);和an2( Outan2,Cin,Outxo1);或or1(Outor1,Outan1,Outan2); xor xo2(Sum,Outxo1,Cin); endmodule 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, In FULLADDER module, I dont see Cout is connected. See below. You have defined Cout as an output but didnot assign anything to it in the code. This is the reason the Cin input of Addup submodule is getting trimmed which results in MAP error. Please fix this in your code. module FulAdder( Cout,Sum,A,B,Cin); output Cout; output Sum; input A,B,Cin; and an1 (Outan1,A,B); xor x01 (Outxo1,A,B); and an2 (Outan2,Cin,Outxo1); or or1 (Outor1,Outan1,Outan2); xor xo2 (Sum,Outxo1,Cin); endmodule Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
对于初学者,使用模块实例的命名关联。
并显示较低级别的模块。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 For starters, used named association for your module instances. And show the lower-level modules. ----------------------------Yes, I do this for a living. |
|
|
|
嗨,
在FULLADDER模块中,我没有看到Cout已连接。 见下文。 您已将Cout定义为输出,但未在代码中为其指定任何内容。 这就是Addup子模块的Cin输入被修剪导致MAP错误的原因。 请在您的代码中修复此问题。 模块FulAdder(Cout,Sum,A,B,Cin);输出Cout;输出Sum;输入A,B,Cin;和an1(Outan1,A,B); xor x01(Outxo1,A,B);和an2( Outan2,Cin,Outxo1);或or1(Outor1,Outan1,Outan2); xor xo2(Sum,Outxo1,Cin); endmodule 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, In FULLADDER module, I dont see Cout is connected. See below. You have defined Cout as an output but didnot assign anything to it in the code. This is the reason the Cin input of Addup submodule is getting trimmed which results in MAP error. Please fix this in your code. module FulAdder( Cout,Sum,A,B,Cin); output Cout; output Sum; input A,B,Cin; and an1 (Outan1,A,B); xor x01 (Outxo1,A,B); and an2 (Outan2,Cin,Outxo1); or or1 (Outor1,Outan1,Outan2); xor xo2 (Sum,Outxo1,Cin); endmodule Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
非常感谢朋友。
这显示了。 这是我的一个明显错误:-)。 以上来自于谷歌翻译 以下为原文 Thanks alot frien. It solwed. that was an obviouse mistake of mine :-). |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 02:05 , Processed in 1.175493 second(s), Total 84, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号