发 帖  
原厂入驻New
[问答]

请问如何约束作为输入时钟复制的时钟?

111 xilinx 输入时钟
分享
我有一个输入时钟(SCKx4),它是我的RTL发送器端的源时钟,这个时钟通过FPGA传送出去(命名为TDM_SCKx4)到另一个设备。
此SCKx4的原理图中的路径如下:
SCKx4 - > SCKx4_IBUF_INST - > TDM_SCKx4_OBUF_BUFG_INST - >发送到TX侧逻辑和TDM_SCKx4_OBUF_INST - > TDM_SCKx4。
我的问题是如何约束这个TDM_SCKx4输出时钟。
我试过这个:create_generated_clock -name TDM_SCKx4 -source [get_pins TDM_SCKx4_OBUF_BUFG_inst / O] -combinational [get_pins TDM_SCKx4_OBUF_inst / O]
得到了这个严厉的警告:
create_generated_clock:找不到'-source [get_pins TDM_SCKx4_OBUF_BUFG_inst / O]的有效对象
任何想法在这里有什么问题?
谢谢
-乔治
0
2020-8-18 10:16:10   评论 分享淘帖 邀请回答
1个回答
首先 - 这不是将时钟转发出FPGA的方法。
看一下使用ODDR转发时钟的这篇文章。
生成的时钟问题可能是一个简单的错误 - 是单元TDM_SCKx4_OBUF_BUFG_INST或TDM_SCKx4_OBUF_BUFG_inst(大写或小写)。
无论如何,您将需要使用ODDR的新create_generated_clock。
create_generated_clock -name TDM_SCKx4 -source [get_pins .C] -divide_by 1 [get_ports TDM_SCKx4]
如果生成的时钟放在端口(不是内部引脚)上,则生成的时钟更清晰。
不要使用-combinational - use -divide_by 1 - 它们不是一回事(它们的长度和复杂程度如何不同 - 虽然两者都应该在这里工作,但在实际需要的情况下,只在极少数情况下使用-combinational
)。
Avrum
2020-8-18 10:21:41 评论

举报

只有小组成员才能发言,加入小组>>

114个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表