完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好！
提前感谢您的回复。 我目前正在尝试将IP添加到现有项目中。 在新IP上，我想制作实例化模板Verilog和综合vhdl（就像我已有的IP）。 有人知道怎么做吗？ 我搜索了我发誓的所有内容，在任何地方更改为vhdl只更改实例化模板，但无论如何都不会保留verilog的综合文件。 新的ip是AXI Cros***ar。 好像我记得我必须改变我现有的IP才能按照我想要的方式来获取它，但我不记得我的生活是如何做到的。 再次感谢！ 以上来自于谷歌翻译 以下为原文 Hi all! Thanks in advance for any responses. I'm currently trying to add IP to an existing project. On the new IP, I would like to make the Instantiation Template Verilog, and the synthesis vhdl (like the IP I already have). Anyone know how to do this? I've searched through everything I swear, changing to vhdl anywhere only changes the instantiation template but not the synthesis files which stay verilog no matter what. The new ip is an AXI Cros***ar. Seems like I remember I had to change my existing IP to get it the way I want, but I cannot remember for the life of me how I did it. Thanks again! 
0
|
|
相关推荐
2个回答
|
|
|
您确定您的新IP支持VHDL综合输出吗？
尝试将其添加到新的虚拟项目中，并将项目默认语言设置为VHDL。 如果你仍然得到Verilog那么这是该IP合成支持的唯一语言。 以上来自于谷歌翻译 以下为原文 Are you sure your new IP supports VHDL synthesis output? Try adding it in a new dummy project with the project default language set to VHDL. If you still get Verilog then that is the only language supported for synthesis by that IP. |
|
|
|
|
|
嗨，
如果您选择VHDL作为语言选项，并且AXI交叉开关仅生成VHDL中的瞬时模板，并且在Verilog中全部隐藏IP意味着IP不支持Verilog设计文件。 大多数IP都是如此。 如果IP只提供Verilog文件，我认为你无论如何都不能拥有VHDL文件。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, If you select VHDL as the language option and still AXI cross bar is generating only the instantaion templat in VHDL and rest all in Verilog implies IP do not support Verilog design files. It is true for most of the IPs. If the IP deliver only Verilog files I think you can't have VHDL files by any means. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1903
评论
淘帖
3691
