完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
我只是尝试使用vivado 2015.4上的“创建和打包IP”工具创建自定义AXI IP。 一切似乎与2014.x vivado版本非常相似,但我发现的差异是源文件是用verilog创建的。 有没有办法在VHDL中使用生成的文件做同样的事情? 提前致谢。 问候。 |
|
相关推荐
2个回答
|
|
你好@jlesquer
目标语言(在项目设置中)设置为什么? 将其更改为VHDL并尝试。 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2294 浏览 7 评论
2704 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2188 浏览 9 评论
3269 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2333 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
603浏览 1评论
1664浏览 1评论
163浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2321浏览 0评论
634浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-4 23:26 , Processed in 1.154556 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191