完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
vivado合成bugif我把这个文件(附件)打包到一个pcore,然后我在IP Intergrator.it中使用不能合成right.and一个错误msg命令失败:无法编译设计!“没有更多的其他信息,所以我必须
vhd包装器文件中的实例化然后它可以通过合成流程。如何在IP Intergrator中使用此vhd文件? hdmi_i2c_sender.vhd 8 KB 以上来自于谷歌翻译 以下为原文 vivado synthesis bug if I package this file (attachments) to a pcore, then I used in IP Intergrator. it can not be synthesis right. and with one error msg Command failed: Failed to compile the design!" No more other information so I have to Instantiation in the vhd wrapper file then it can be passthough the synthesis flow. so How can I use this vhd file in IP Intergrator?? hdmi_i2c_sender.vhd 8 KB |
|
相关推荐
3个回答
|
|
嗨,
我在vivado 2013.2和vivado 2013.3中运行了你的设计。 IO插入期间在vivado 2013.2中发生此错误。 在vivado的TCL控制台中运行以下命令并重新运行综合。 set_param synth.elaboration.rodinMoreOptions“rt :: set_parameter enableTristateBubbleUp 1” 在vivado 2013.3中没有出现此问题。 以上内容可用作Vivado 2013.2中的变通方法。 干杯, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, I ran your design in both vivado 2013.2 and vivado 2013.3. This error occurs in vivado 2013.2 during IO insertion. Run the below command in TCL console of vivado and re-run synthesis. set_param synth.elaboration.rodinMoreOptions "rt::set_parameter enableTristateBubbleUp 1" This issue is not seen in vivado 2013.3. Above can be used as workaround in Vivado 2013.2. Cheers, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
嗨,
我在vivado 2013.2和vivado 2013.3中运行了你的设计。 IO插入期间在vivado 2013.2中发生此错误。 在vivado的TCL控制台中运行以下命令并重新运行综合。 set_param synth.elaboration.rodinMoreOptions“rt :: set_parameter enableTristateBubbleUp 1” 在vivado 2013.3中没有出现此问题。 以上内容可用作Vivado 2013.2中的变通方法。 干杯, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, I ran your design in both vivado 2013.2 and vivado 2013.3. This error occurs in vivado 2013.2 during IO insertion. Run the below command in TCL console of vivado and re-run synthesis. set_param synth.elaboration.rodinMoreOptions "rt::set_parameter enableTristateBubbleUp 1" This issue is not seen in vivado 2013.3. Above can be used as workaround in Vivado 2013.2. Cheers, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1364浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 03:55 , Processed in 1.580594 second(s), Total 52, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号