完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
回到ISE，
我们可以做的一件事是路由设计，然后为设计生成约束文件， 过去对这些较小的部件有用，看看工具如何连接引脚，给出了一个起点， 我怎么在Vivado做这个？ 在vhdl / ip块中输入设计， 模拟和合成，放置/路由，然后如何将生成的引脚转回约束文件？ 以上来自于谷歌翻译 以下为原文 Back in ISE, one of the things we could do was route a design, and then generate a constraints file for the design, used to be usefull on these smaller parts to look at how the tools wired up the pins, gave oen a starting point, how do I do this in Vivado ? enter a design in vhdl / ip blocks, simulate and synthesis, place / route, then how do I turn the pin out generated back into a constraints file ? 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
如果要查找“导出端口”功能，请打开已实现的设计，转到文件 - >导出 - >导出IO端口，然后选择.XDC格式将约束写入XDC。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, If you are looking for "export ports" functionality then open Implemented design, go to File --> Export --> Export IO ports and select .XDC format to write constraints in to XDC. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
|
|
嗨，
如果要查找“导出端口”功能，请打开已实现的设计，转到文件 - >导出 - >导出IO端口，然后选择.XDC格式将约束写入XDC。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, If you are looking for "export ports" functionality then open Implemented design, go to File --> Export --> Export IO ports and select .XDC format to write constraints in to XDC. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4566
评论
淘帖
11657
