[问答]

L6474接地和布局有什么建议

问答对人有帮助，内容完整，我也想知道答案 0 L6474芯片提供三个接地引脚（PGND，AGND，DGND）以及内部连接到上述所有三个的导热垫（EPAD）。如果我正确理解芯片的框图（数据表，第7页），PGND和AGND在芯片内连接在一起。在评估板中，单个接地层用于PGND，AGND，DGND和EPAD。在我们的应用中，必须避免将嘈杂的模拟电流耦合到数字域以及电路板的I / O区域。拆分DGND和AGND以及使用光耦合器可能有意义但我们需要防止接地回路。例如由于芯片内部连接。你这方面有什么建议吗？＃board-layout #grounding＃l6474 以上来自于谷歌翻译以下为原文 The L6474 chip provides three ground pins (PGND, AGND, DGND) as well as a thermal pad (EPAD) connected internally to all three of the above. If I understand the chip's block diagram correctly (datasheet, p. 7), PGND and AGND are tied together within the chip. In the eval board a single ground plane is used for PGND, AGND, DGND and EPAD. In our application it is necessary to avoid coupling of noisy analog currents to the digital domain as well as to the I/O area of the board. Splitting DGND and AGND and using optocouplers may make sense but we need to prevent ground loops. e.g. due to chip-internal connections. Are there any recommendations from your side on this issue? #board-layout #grounding #l6474 0
2019-2-22 13:37:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wang21cj 该类别下有 47 个回答。邀请回答 chm5 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 hgimtk 该类别下有 36 个回答。邀请回答 HengDu 该类别下有 31 个回答。邀请回答 hwp0415229 该类别下有 30 个回答。邀请回答可口可甜该类别下有 30 个回答。邀请回答 kingnet6688 该类别下有 28 个回答。邀请回答麻酱该类别下有 28 个回答。邀请回答 andyfly7 该类别下有 28 个回答。邀请回答 jghgfdssas 该类别下有 28 个回答。邀请回答 jiangwenwen 该类别下有 28 个回答。邀请回答 ldliu 该类别下有 27 个回答。邀请回答成长的小师弟该类别下有 27 个回答。邀请回答云汉007 该类别下有 27 个回答。邀请回答颜刚YanG 该类别下有 27 个回答。邀请回答柱子图宁该类别下有 27 个回答。邀请回答 bluepink 该类别下有 27 个回答。邀请回答法规处发该类别下有 27 个回答。邀请回答哼小曲该类别下有 26 个回答。邀请回答举报李中宏相关推荐 • L6474温度过高 1442 • L6474的过热问题 1461 • 请问我们可以在L6474上实现失速检测吗？ 1512 • 如何确保电机电流不需要5V gnd路径返回？ 1685 • IHM01A1 L6474在有效输出期间复位引脚 2521 • L6472/L6474预测和峰值电流调节之间没有区别 2430 • L6474前进方向比后退方向快得多？ 1697 • 请问L6474 ABS_POS寄存器真正报告的是什么？ 427 • L6474只能在其中一个相位上看到脉冲？ 1811 • L6474过热 1386 1个回答

答案对人有帮助，有参考价值 0 亲爱的毛里齐奥，所有接地引脚都在内部连接，应避免接地引脚之间的不对准，因此从布局的角度来看，您应该将IC的所有接地引脚视为“电源接地”。 PGND引脚的指示有助于布局优化，清楚地表明功率级电流流过这些引脚。恩里科以上来自于谷歌翻译以下为原文 Dear Maurizio, All the ground pins are internally connected and disalignment between the ground pins should be avoided, so from the layout point of view you should consider all the ground pins of the IC as ''power ground''. The indication of the PGND pins can help the layout optimization making it clear that the power stage currents flowing through these pins. Enrico

2019-2-22 13:54:57 评论举报刘璐