完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
对不起,我无法在网上找到足够的解释。
我发现的是它必须对FPGA上的有效输入/输出数做一些事情。 有人可以向最新的xilinx用户解释吗=)? 问候 以上来自于谷歌翻译 以下为原文 im sorry, i couldnt find a sufficient explanation on the net. all i found out is that it has to do something with the number of valid input/output on an fpga. can someone please explain it to a new xilinx user who does her best=)? greetings |
|
相关推荐
1个回答
|
|
嗨,
简单。 相同的芯片可以用不同的包装包装。 例如 一个有100个引脚而另一个有144个引脚。 如果芯片有120个IOB,144pin封装可以将它们全部粘合到引脚上。 但100pin dpackage只能将大约80个IOB绑定到引脚(假设20个引脚用于电源和配置), 所以40个IOB没有粘合。 如果有必要,你仍然可以使用这些未绑定的IOB的一些FF。 当您手动放置IOB元素(IBUF,OBUF等)并希望将设计迁移到其他包时,您需要仔细考虑它。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, simple. the same die may be packed in diferent packages. e.g. one with 100 pins vs one with 144 pins. If the die has 120 IOBs, the 144pin package can bond them all to pins. But the 100pin dpackage can only bond about 80 IOBs to pins (lets assume 20 pins for power and config stuff), so 40 IOBs are left unbonded. Still you can use some of the FFs of these unbonded IOBs if necessary. You have tpo be carefull about it when you do manual placement of IOB elements (IBUF, OBUF etc.) and want to migrate your design to a different package. Have a nice synthesis Eilert |
|
|
|
只有小组成员才能发言,加入小组>>
2323 浏览 7 评论
2736 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2222 浏览 9 评论
3301 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2371 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
663浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
468浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
236浏览 1评论
675浏览 0评论
1870浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-5 17:12 , Processed in 1.073513 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号