完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
根据我的要求，我需要在一个IOB上使用2 odelay。 我需要延迟这两个信号“ts_dqs”和“out_dqs”，如下所示。 u_iobuf_dqs（.I（out_dqs），//来自FPGA .T（ts_dqs）,. O（in_dqs），//到FPGA .IO（ddr_dqs）,. IOB（ddr_dqs_n））; 我尝试使用“ODDR + ODELAY”连接“out_dqs”，另一个“ODDR + ODELAY”连接“ts_dqs”。 不幸的是它不起作用。 你能否给我一些建议来克服它，先谢谢你。 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
每个IOI / IOB只有一个ODELAY，因此要使用第二个ODELAY，您需要使用第二个IOI / IOB。其次，ODELAY的DATAOUT只能连接到OBUF（或IOBUF），它不会路由到
IOBUF的T端口。第三，当您使用OSERDES后跟IOBUFT时，需要从OSERDES的TQ驱动T端口。 您可以做的是获取三态ODELAY的DATAOUT并驱动一个IOBUFT然后使用缓冲器的输入端驱动OSERDES的T1端口并连接数据IOBUFT的TQ端口。 明显的缺点是使用第二个IOB / IOI和从IOB到OSERDES的T1端口的路由延迟。另一个选项是使用DATAIN端口和DELAY_src在数据IOB / IOI中使用IDELAY。 >>“DATAIN”，您可以将IDELAY定位到同一站点（工具不会自动选择此位置）。 您将仍然有路由延迟，因为IDELAY的输出进入Fabric以返回OSERDES T1端口，但它只使用数据IOB / IOI。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2393 浏览 7 评论
2808 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2275 浏览 9 评论
3350 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2443 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
774浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
556浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
399浏览 1评论
1983浏览 0评论
700浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
989
评论
淘帖
813
