完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
在尝试生成比特流时，我遇到了与色度重采样器相同的问题。 在报告IP状态中，它显示“设计链接许可证”。 我有一个随Vivado设计版一起提供的ZC702板。 你知道它是否应该附带croma resampler的补充许可证？ 我正在尝试使用板载HDMI功能，因此我使用带有AXIS视频输出的测试模式生成器，我将其路由到HDMI引脚。 但是，我似乎无法弄清楚如何连接TPG和视频输出块，因为它们具有不同的数据宽度。 这就是为什么我将Chroma Resampler置于其间以将24位总线转换为16位总线。 如果Croma Resampler许可证不是免费提供的，是否还有其他方法可以将TPG和视频接口连接起来？ @vuppala 以上来自于谷歌翻译 以下为原文 Hello I am having the same problem with the chroma resampler when trying to generate the bitstream. In the report IP status it says "Design linking license". I have a ZC702 board that came with Vivado Design edition. Do you know if it should come with a complementrary license for the croma resampler? I am trying to uitlize the on board HDMI functionality, so I use Test Pattern Generator with the AXIS Video Out which I route to the HDMI pins. However, I can not seem to figure out how to connect the TPG and Video out blocks because they have different data widths. That's why I place Chroma Resampler inbetween to convert 24bit bus to 16 bit bus. If the Croma Resampler license is not freely available, is there some other way to interface the TPG and Video out? @vuppala 
0
|
|
相关推荐
6个回答
|
|
|
嗨@naz_rb，
我有一个使用AXI4-Stram子集转换器在ZC702上工作的设计。 它应该没有许可证。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受解决方案。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @naz_rb, I have a design working on the ZC702 using the AXI4-Stram Subset Converter. It should works without licenses. Regards, Florent Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. View solution in original post |
|
|
|
|
|
嗨@naz_rb
您可以为croma resampler IP生成硬件评估许可证。 在以下链接中：http：//www.xilinx.com/products/intellectual-property/ef-di-chrom-resamp.html#overview，单击“评估” - >“生成许可证密钥”。 使用此硬件评估许可证并在硬件上测试设计。 感谢致敬， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hi @naz_rb You can generate an hardware evaluation license for croma resampler IP. In the following link: http://www.xilinx.com/products/intellectual-property/ef-di-chrom-resamp.html#overview , click on Evaluate --> Generate a license key. Use this hardware evaluation license and test the design on the hardware. Thanks and regards, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
|
|
嗨@naz_rb，
我有一个使用AXI4-Stram子集转换器在ZC702上工作的设计。 它应该没有许可证。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 Hi @naz_rb, I have a design working on the ZC702 using the AXI4-Stram Subset Converter. It should works without licenses. Regards, Florent Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
|
|
@florentw
谢谢你的建议。 我没有成功测试这种替换是否有效。 我目前遇到时钟连接问题。 Vivado 2016的TPG IP是基于HLS的，它具有AXI-lite控制和用于AXI光和实际像素时钟的单一时钟。 因此，50MHz和148MHz的情况不再适用。 此时没有任何工作，所以我不知道问题出在哪里：块配置，ADV7511配置或两者兼而有之。 以上来自于谷歌翻译 以下为原文 @florentw Thank you for advice. I did not succeed yet with testing whether this substitution will work. I am currently having problems with clock connections. The TPG IP from Vivado 2016 is HLS based and it has an AXI-lite control and univerlal clock for both the AXI-light and actual pixel clock. So, the 50MHz and 148MHz scenario does not work anymore. At this point nothing works yet, so I do not know where the problem is: the block configurations, ADV7511 configurations or both. |
|
|
|
|
|
@naz_rb
当你谈到“50MHz和148MHz场景”时，我猜你在谈论运行这些频率的XAPP1205。 我的设计也是基于这个XAPP1205。 我刚刚将其改编为与Vivado 2016.1一起使用。 但我保持了50MHz和148MHz的频率（见截图）。 我检查ADV7511连接的建议是检查软件中的HPD并尝试连接/断开显示器。 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 @naz_rb When you are talking about the "50MHz and 148MHz scenario", I guess you are talking about the XAPP1205 running with these frequencies. My design is also based on this XAPP1205. I have just adapted it to works with Vivado 2016.1. But I have kept the 50MHz and 148MHz frequencies (see screenshot). My advice to check the ADV7511 connection is to check the HPD in your Software and try to connect/disconnect the monitor. Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
|
|
@florentwHi，我有一个问题要问你。
您能否查看您的xilinx消息收件箱？ 以上来自于谷歌翻译 以下为原文 @florentw Hi, I have a question for you. Could you, please, check your xilinx messages inbox? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2184 浏览 7 评论
2621 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2095 浏览 9 评论
3159 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2213 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
456浏览 1评论
1544浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2189浏览 0评论
518浏览 0评论
1669浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1206
评论
淘帖
1463
