完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
喜
我遇到[DRC 23-20]规则违规（REQP-1753），但我想跳过它让它成为警告。 怎么做？ 我在我的xdc文件中尝试了以下约束，但它不起作用。 我可以知道如何跳过此错误吗？ set_property SEVERITY {警告} [get_drc_checks REQP-1753] 以上来自于谷歌翻译 以下为原文 hi, I met [DRC 23-20] Rule violation (REQP-1753) , but I want to skip it to let it be as warnnings. how to do that? I tried below constraints in my xdc file, but it doesn't work. May I know how to skip this ERROR? set_property SEVERITY {Warning} [get_drc_checks REQP-1753] 
0
|
|
相关推荐
4个回答
|
|
|
你好@ jeffson。
我会检查以下帖子，因为这看起来是同一个问题。 https://forums.xilinx.com/t5/Implementation/DRC-LUTLP-1-Combinatorial-Loop-Error-Must-be-Overridden/td-p/881855 您应该能够为XDC文件设置以下属性。 set_property USED_IN write_bitstream [get_files /sev.xdc] -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @jeffson. I would check the following post, as this looks to be the same issue. https://forums.xilinx.com/t5/Implementation/DRC-LUTLP-1-Combinatorial-Loop-Error-Must-be-Overridden/td-p/881855 You should be able to set the following property for the XDC file. set_property USED_IN write_bitstream [get_files ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- View solution in original post |
|
|
|
|
|
@jeffson，
也许发布完整的错误消息有帮助。 谁记得[DRC 23-20]规则违规（REQP-1753）实际上是什么！ -------------------------------------------------- -------------------------------------------------- ---- FPGA爱好者！------------------------------------------- -------------------------------------------------- ----------- 以上来自于谷歌翻译 以下为原文 @jeffson, Perhaps posting the complete error msg helps. Who remembers what [DRC 23-20] Rule violation (REQP-1753) actually is! -------------------------------------------------------------------------------------------------------- FPGA enthusiast! -------------------------------------------------------------------------------------------------------- |
|
|
|
|
|
你好@ jeffson。
我会检查以下帖子，因为这看起来是同一个问题。 https://forums.xilinx.com/t5/Implementation/DRC-LUTLP-1-Combinatorial-Loop-Error-Must-be-Overridden/td-p/881855 您应该能够为XDC文件设置以下属性。 set_property USED_IN write_bitstream [get_files /sev.xdc] -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Hi @jeffson. I would check the following post, as this looks to be the same issue. https://forums.xilinx.com/t5/Implementation/DRC-LUTLP-1-Combinatorial-Loop-Error-Must-be-Overridden/td-p/881855 You should be able to set the following property for the XDC file. set_property USED_IN write_bitstream [get_files ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1108浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
445浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5811
评论
淘帖
20160
