完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我在Win10中使用vivado 2016.2 for zynq7020。 我的时钟方案是zynq PS FCLK_CLK0-->时钟向导IP输入(Primitive PLL)的输入。 合成没问题,但实施失败了。 [Drc 23-20]规则违规(REQP-1712)输入时钟驱动程序 - 不支持的PLLE2_ADV连接.- *****具有补偿模式ZHOLD必须由具有时钟功能的IO驱动。 请帮忙! 以上来自于谷歌翻译 以下为原文 Hi There, I am using vivado 2016.2 in Win10 for zynq7020. My clocking scheme is zynq PS FCLK_CLK0-- > input of clocking wizard IP input (Primitive PLL). Synthesis is ok, but it failed in implementation. [Drc 23-20] Rule violation (REQP-1712) Input clock driver - Unsupported PLLE2_ADV connectivity.- ***** with COMPENSATION mode ZHOLD must be driven by a clock capable IO. Please help! |
|
相关推荐
2个回答
|
|
您可以尝试在最新的Vivado工具中运行设计ISE或Vivado设计工具会根据电路拓扑自动选择合适的补偿。
但是在你的情况下,看起来它选择错误为ZHOLD。 当PLL的时钟输入来自BUFG时,补偿因子应为BUF_IN。 请参阅http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf的第85页。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Can you try running the design in latest Vivado tool The ISE or Vivado design tools automatically select the appropriate compensation based on circuit topology. However in your case it looks like it chose this incorrectly as ZHOLD. When the clock input of PLL is coming from BUFG then the compensation factor should be BUF_IN. Refer to page-85 of http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdfThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
您可以尝试在最新的Vivado工具中运行设计ISE或Vivado设计工具会根据电路拓扑自动选择合适的补偿。
但是在你的情况下,看起来它选择错误为ZHOLD。 当PLL的时钟输入来自BUFG时,补偿因子应为BUF_IN。 请参阅http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf的第85页。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Can you try running the design in latest Vivado tool The ISE or Vivado design tools automatically select the appropriate compensation based on circuit topology. However in your case it looks like it chose this incorrectly as ZHOLD. When the clock input of PLL is coming from BUFG then the compensation factor should be BUF_IN. Refer to page-85 of http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdfThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-21 23:16 , Processed in 1.218297 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号