完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在我的设计中,我遇到了这个问题,如下:
错误:[Drc 23-20]规则违规(REQP-1578)必需的引脚 - 不支持必须由具有时钟功能的IO驱动。 连接。 具有补偿模式的soc_mid_inst / clk_inst / inst / mm / mm / ad / mmcm_adv_inst的soc_mid_inst / clk_inst / inst / mmcm_adv_inst.soc_mid_inst / clk_inst / inst / mmcm_adv_inst / CLKIN1引脚上的信号soc_mid_inst / clk_inst / inst / clk_in1 MMCME2_ADV ZHOLDERROR:[Drc 23-20]规则 违规(RTSTAT-1)未布线的网络 - 1个网络未布线。 问题网是w_sys_clk_new。 Unroutable connection类型:----------------------------类型1:IBUFDS_GTE2.O-> SLICEL.A5 ----- Num Open 网:1 -----代表网:网[638] w_sys_clk_new ----- IBUFDS_GTE2_X0Y8.O - > SLICE_X248Y394.A5 -----驱动程序术语:sysclk_ibufds / O加载术语[62820]:soc_mid_inst / reset_ctrl_inst / por_sync / clk_inst_i_1 / I2Phase 3.1初始路由验证| 校验和:01c27f58 -------------------------------------------------- ------ Thew_sys_clk_new是IBUFDS的输出, 那么,任何人都可以帮我解决这个问题吗? |
|
相关推荐
1个回答
|
|
嗨,您使用的是哪种设备?
什么是在w_sys_clk_new上定义的位置约束?错误消息表明您没有使用具有时钟功能的IO.If可能共享一个测试用例来重现问题.Regards,Krishna -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
424浏览 1评论
1524浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
509浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 05:15 , Processed in 1.024279 second(s), Total 95, Slave 79 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号